| 主权项 |
1.一种具有三井区之非挥发性半导体记忆细胞元阵列,系包含:数个浮动闸极,成行成列地排列于一矽基板之上;数个控制闸极,成列且连续地排列于浮动闸极之上;数条区域位元线,成行且连续地排列于矽基板上;数个细胞源极与细胞汲极,成行地交错位于区域位元线下方之矽基板内,而细胞源极与细胞汲极之间,系以浮动闸极分隔之;数个区域源极,位于矽基板内,成列地与细胞汲极交错排列;数个隔离区,位于矽基板上,成行地位于区域位元线之间,系隔离该列相邻细胞汲极与区域源极,同行之隔离区被细胞源极分隔之,并未整个相连。2.如申请专利范围第1项的阵列,其中所述区域源极呈整个相连于共同区域源极。3.一种具有三井区非挥发性半导体记忆细胞元的制法,其步骤系包含:(A)提供一面P型矽基板;(B)于所述矽基板内,定义并形成N井区;(C)于所述矽基板内,定义并形成P井区于所述N井区之上;(D)于所述矽基板上制定出工作区与隔离区的区域;(E)于所述工作区内,定义出区域源极,并植入N型杂质;(F)连续沈积一通道氧化层和第一复晶矽层于所述矽基板表面;(G)利用微影及蚀刻技术,制定复晶矽浮动闸极的图案;(H)再连续沈积第一介电层、金属矽化物层、第二介电层以及第二复晶矽层,并在其上制定出控制闸极的图案于所述浮动闸极之上;(I)于所述矽基板选定的区域内,注入N型杂质以形成细胞源极和汲极;(J)沈积一层细胞源极/汲极氧化层;(K)再沈积一层较厚的氧化层,并以非均向性电浆蚀刻技术,形成侧壁子;以及(L)最后沈积一层导电层,并以蚀刻方式,形成区域位元线。4.如申请专利范围第3项的制法,其中所述N井区系植入磷离子而形成,其离子植入能量为30到100keV之间,离子植入剂量(dose)则介于5E12到1.5E13离子/平方公分之间,再进行杂质驱入(drive in)的动作。5.如申请专利范围第3项的制法,其中所述N井区系直接以植入能量为1.5到3MeV之间的高能量,植入剂量介于5E12到1.5E13离子/平方公分之间的磷离子而形成。6.如申请专利范围第3项的制法,其中所述P井区系植入硼离子而形成,其离子植入能量为30到100keV之间,离子植入剂量(dose)则介于1E13到3E13离子/平方公分之间,再进行杂质驱入的动作。7.如申请专利范围第3项的制法,其中所述P井区系直接以植入能量为500keV到1.2MeV之间的高能量,植入剂量介于5E12到2E13离子/平方公分之间的硼离子而形成。8.如申请专利范围第3项的制法,其中所述第一复晶矽层其厚度为500到2000埃之间。9.如申请专利范围第3项的制法,其中所述金属矽化物其厚度为1000到3000埃之间,通常是复晶矽和矽化钨的组合。10.如申请专利范围第3项的制法,其中该第一介电层的材料是氧化矽/氮化矽/氧化矽之ONO夹心结构,其等效厚度为100到300埃之间。11.如申请专利范围第3项的制法,其中该第二介电层的材料是二氧化矽或氮化矽,其厚度介于1000到3000埃之间。12.如申请专利范围第3项的制法,其中该第二介电层的材料是氮化矽(Si3N4),其厚度介于1000到3000埃之间。13.如申请专利范围第3项的制法,其中所述N型离子系为砷离子,其离子植入能量为20到80KeV之间,而离子植入剂量介于1E15到5E15离子/平方公分之间。14.如申请专利范围第3项的制法,其中所述导电层其厚度为2000到4000埃之间。15.如申请专利范围第14项的制法,其中所述导电层的材料系选自复晶矽、钨、金属矽化物族群之一。图示简单说明:第一图为传统堆叠式非挥发性记忆细胞元之剖面图。第二图为传统堆叠式非挥发性记忆细胞元之布局(layout)图。第三A图为本发明实施例具有共同区域源极之非挥发性半导体记忆细胞元阵列的布局图。第三B图为图三A之等效电路图。第四A图为本发明另一实施例具有独立区域源极之非挥发性半导体记忆细胞元阵列的布局图。第四B图为图四A之等效电路图。第五至十图为本发明非挥发性记忆细胞元之制造方法。第十一图为本发明非挥发性半导体记忆细胞元之操作示意图。表一为本发明非挥发性半导体记忆细胞元之工作原理。 |
