| 主权项 |
1.一种场效电晶体,其特征在于:场效电晶体含有通道区域:设于电气绝缘基板上的表面半导体层上,具有第一导电型;源极区域及汲极区域:具有和上述第一导电型不同的第二导电型,透过上述通道区域而配置;高浓度部:设于上述通道区域之至少上述源极区域附近,上述第一导电型杂质浓度向该通道区域中央部略单调变低般地形成,具有掺杂浓度分布;及闸电极:从上述通道区域起以电气绝缘体层绝缘者。2.根据申请专利范围第1项之场效电晶体,其中上述掺杂浓度分布设定成以下形状:削减该场效电晶体之寄生电晶体的电流增益。3.根据申请专利范围第2项之场效电晶体,其中上述掺杂浓度分布设定如下:反转层形成时上述通道区域完全空乏化。4.根据申请专利范围第3项之场效电晶体,其中上述表面半导体层厚度设定成30-100nm。5.根据申请专利范围第2项之场效电晶体,其中上述掺杂浓度分布N(x),以掺杂浓度的最低値为N0,以最大値为NB0,以从上述高浓度部向通道区域中央部方向的位移为xm,使用该掺杂浓度分布的锐度g及坡度系数,以下式近似时:N(x)=N0+NB0exp[-(x)g]上述坡度系数设定成8-20。6.根据申请专利范围第5项之场效电晶体,其中上述锐度g为1,坡度系数设定成16-18。7.根据申请专利范围第5项之场效电晶体,其中上述锐度g为4-8,坡度系数设定成8-15。8.根据申请专利范围第2项之场效电晶体,其中上述掺杂浓度分布形成高斯分布状,从上述高浓度部到上述通道区域中央部的第一导电型掺杂浓度坡度设定成3-8 x1022/cm4。9.根据申请专利范围第8项之场效电晶体,其中上述第一导电型杂质为硼。10.根据申请专利范围第1项之场效电晶体,其中上述高浓度部设于上述源极区域附近及汲极区域附近的双方。11.根据申请专利范围第1项之场效电晶体,其中上述源极区域及汲极区域之中,邻接于上述高浓度部的至少一个区域具备和该高浓度部邻接的第一区域;及第二导电型杂质掺杂浓度比上述第一区域高旳第二区域。12.根据申请专利范围第1项之场效电晶体,其中上述源极区域、汲极区域及闸电极之至少一部分自行对准矽化物(Salicide)化。13.一种互补式全氧半导体(Complemen-taryMetal OxideSemiconductor, CM-OS)元件,其特征在于:含有互补式全氧半导体(CMOS)结构,该互补式全氧半导体结构系由为申请专利范围第1项所载之场效电晶体,上述第一导电型为N型之第一场效电晶体;及为申请专利范围第1项所载之场效电晶体,上述第一导电型为P型之第二场效电晶体构成者。14.一种场效电晶体之制造方法,其特征在于:含有第一导电型表面半导体层:形成于电气绝缘基板上;通道区域:配置于上述源极区域及汲极区域间,具有上述第一导电型;及闸电极:从上述通道区域起以电气绝缘体层绝缘之场效电晶体之制造方法,包含掺杂制程:对上述通道区域之至少源极区域附近掺入比该通道区域中央部高浓度的上述第一导电型杂质;及分布调整制程:调整上述通道区域中的上述第一导电型杂质掺杂浓度分布,以便削减该场效电晶体之寄生电晶体的电流增益者。15.根据申请专利范围第14项之场效电晶体之制造方法,其中上述掺杂制程系离子注入上述第一导电型杂质之制程;上述分布调整制程包含第一制程:控制上述掺杂制程中的离子注入处理条件;及第二制程:控制使在上述掺杂制程中所注入的杂质热扩散之趋入-退火处理的处理条件。16.根据申请专利范围第15项之场效电晶体之制造方法,其中上述第一制程包含以下制程:调整对于上述表面半导体层的离子注入方向的倾斜角。图示简单说明:第一图显示本发明之一实施形态,系显示形成于SOI基板上的NMOSFET要部的截面图。第二图系在上述NMOSFET方面,显示掺杂浓度分布一例的图形。第三图系在上述NMOSFET方面,显示使锐度g变化时在通道区域的P型杂质掺杂浓度分布的图形。第四图系在上述NMOSFET方面,显示使倾斜系数n变化时在通道区域的P型杂质掺杂浓度分布的图形。第五图系显示上述NMOSFET的等效电路的电路图。第六图系在上述NMOSFET方面,显示使锐度g变化时寄时电晶体对于倾斜系数n的电流增益特性的图形。第七图系在上述NMOSFET方面,显示对于闸长的源极-汲极间崩溃电压特性的图形。第八图系在上述NMOSFET方面,显示临界电压对于闸长的滚降特性的图形。第九图系在具有和上述NMOSFET相同结构之PMOSFET方面,显示临界电压对于闸长的滚降特性的图形。第十图系由上述NMOSFET及PM-OSFET构成的CMOS元件要部结构的截面图。第十一图系在上述NMOSFET方面,显示对于源极-汲极闸电压的汲极电流特性的图形。第十二图系在上述PMOSFET方面,显示对于源极-汲极间电压的汲极电流特性的图形。第十三图系在上述NMOSFET方面,显示次临界値特性的图形。第十四图系在上述PMOSFET方面,显示次临界値特性的图形。第十五图系在上述CMOS元件方面,显示驱动电压和反转速度的关系的图形。第十六图系在上述CMOS元件方面,显示通常时的消耗电力和反转速度的关系的图形。第十七图显示上述NMOSFET制程,系显示闸电极形成前的SOI基板的制程截面图。第十八图显示上述NMOSFET制程,系显示闸电极形成制程的制程截面图。第十九图显示上述NMOSFET制程,系显示调整通道区域的掺杂浓度分布的杂质注入制程的制程截面图。第二十图显示上述NMOSFET制程,系显示源极、汲极区域的杂质注入制程的制程截面图。第二一图显示上述NMOSFET制程,系显示完成后的NMOSFET的截面图。第二二图显示上述NMOSFET一变形例,系显示NMOSFET要部的制程截面图。第二三图显示上述NMOSFET其他变形例,系显示NMOSFET要部的截面图。第二四图系在上述NMOSFET方面,显示掺杂浓度分布一例的图形。第二五图显示习知,系显示形成于体矽基板上的MOSFET要部结构的截面图。第二六图系显示上述MOSFET的等效电路的电路图。第二七图显示其他习知例,系显示形成于SOI基板上的MOSFET要部结构的截面图。第二八图系显示上述MOSFET的场效电路的电路图。第二九图显示第一习知例,系显示MOSFET要部结构的截面图。第三十图显示第三习知例,系显示MOSFET要部结构的截面图。第三一图显示第四习知例,系显示MOSFET要部结构的截面图。第三二图显示第五习知例,系显示MOSFET要部结构的截面图。第三三图显示第六习知例,系显示MOSFET要部结构的截面图。第三四图显示第七习知例,系显示MOSFET要部结构的截面图。 |
