高速、低速码率变换电路

摘要

一种用于数字通信系统中的高速、低速码率变换的超大规模集成电路,包括时隙脉冲产生模块,2Mbps→64Kbps的变换模块,同步变换模块以及方向变换选择模块和输入输出模块,用FPGA将所有电路全部做在一片超大规模集成电路中,实现数字PCM通信中将一次群E₁分为32个零次群E₀或32路零次群E₀合为一次群E₁的电路。

主权项

1、一种数字的高速、低速码率变换电路，由超大规模电路集成芯片构成，其特征在于，电路内部由时隙脉冲产生模块(1)连接一个2Mbps64Kbps的变换模块(2)、同步变换模块(3)以及方向变换选择模块(4)，再连接到输入输出模块(5)，构成FPGA内部电路结构。