发明名称 使用以发送端为主及以接收端为主的排程来改进网型网路的媒体存取控制性能
摘要 描述促进依据一或多项排程因数来判定何时及是否实施以发送端为主之技术机制或以接收端为主之技术机制之系统及方法论。举例而言,发送端节点与接收端节点可通信,以准许判定最具有实行排程任务能力的节点,并且可选择及执行相对应之排程技术。根据一项态样,可比较每一节点处之下载资料量与上载资料量,并且当上载资料量大于下载资料量时,可实行以发送端为主之排程协定。
申请公布号 TW200737844 申请公布日期 2007.10.01
申请号 TW095138841 申请日期 2006.10.20
申请人 高通公司 发明人 亚特依司 史戴力司
分类号 H04L12/56(2006.01) 主分类号 H04L12/56(2006.01)
代理机构 代理人 陈长文
主权项
地址 美国