| 发明名称 |
DRAM-Zeilenredundanzsschaltung mit verbessertem Wirkungsgrad |
| 摘要 |
A redundancy scheme for a memory is disclosed which allows defect correction, particularly, word line to word line short correction (40, 36, 38, 18) through the use of a minimal number of redundant lines (RWL0, RWL1). <IMAGE> |
| 申请公布号 |
DE69223087(T2) |
申请公布日期 |
1998.03.12 |
| 申请号 |
DE1992623087T |
申请日期 |
1992.05.14 |
| 申请人 |
TEXAS INSTRUMENTS INC., DALLAS, TEX., US |
发明人 |
SUKEGAWA, SHUNICHI, IBARAKI 300, JP |
| 分类号 |
G11C11/401;G11C29/00;G11C29/04;(IPC1-7):G06F11/20 |
主分类号 |
G11C11/401 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
