延迟电路、测试装置、存储介质、半导体芯片、初始化电路及初始化方法

摘要

本发明提供一种延迟电路、测试装置、存储介质、半导体芯片、初始化电路及初始化方法。延迟电路包括：第1延迟元件；第2延迟元件；及测量第1延迟元件对每个延迟设定值产生的延迟量且对第1延迟元件进行初始化的初始化部。初始化部包括：将第1延迟元件的输出信号输入到第1延迟元件的第1循环路径；将第2延迟元件的输出信号输入到第2延迟元件的第2循环路径；对第1延迟元件依次设定不同的延迟设定值，依次测量第1延迟元件中的延迟量的第1测量部；使第2延迟元件的延迟设定值不发生变化，和第1测量部同步测量第2延迟元件中的延迟量的第2测量部；用第2测量部与相应延迟量同步测量所得延迟量，来补正第1测量部测得的延迟量的延迟量计算部。

主权项

1.一种延迟电路，是使输入信号延迟输出的延迟电路，其特征在于所述延迟电路包括：第1延迟元件，以对应所设定的延迟设定值的延迟量、使所述输入信号延迟；第2延迟元件，以对应所设定的延迟设定值的延迟量、使所述输入信号延迟；初始化部，测量所述第1延迟元件，相对各个所述延迟设定值产生的延迟量，且进行所述第1延迟元件的初始化；其中，所述初始化部包括：第1循环路径，将所述第1延迟元件的输出信号输入到所述第1延迟元件；第1测量部，对所述第1延迟元件依次设定不同的所述延迟设定值，且根据通过所述第1循环路径而传输的信号，依次测量所述第1延迟元件中的各个延迟量；第2测量部，和所述第1测量部同步测量所述第2延迟元件中的延迟量；以及延迟量计算部，用所述第2测量部与相应延迟量同步测量所得延迟量来补正所述第1测量部测得的各个延迟量，且计算出相对于所述第1延迟元件的各个延迟设定值的延迟量。