发明名称 Circuit arrangement with at least two signal paths
摘要 <p>Beschrieben wird eine Schaltungsanordnung mit wenigstens zwei Signalpfaden, die durch je eine steuerbare Stromquelle zu speisen und durch jeweils eine der steuerbaren Stromquellen auswählende Logiksignale wechselweise wirksam zu schalten sind, wobei beim Übergang von einem Signalpfad auf einen anderen während eines Übergangsintervalls die steuerbaren Stromquellen der betreffenden zwei Signalpfade durch ein zeitlich stetig sich änderndes Steuersignal derart zu steuern sind, daß sich von diesen beiden steuerbaren Stromquellen abgebbare Ströme stetig und gegensinnig ändern. Das Ziel, diese Schaltungsanordnung so auszubilden, daß der Schaltungsaufwand für eine Einrichtung, mit der ein allmählicher Übergang von einer Einstellposition zur nächsten erreicht wird, spürbar verringert ist, wird erreicht durch eine Ansteuerschaltung (1), die zu jedem der Signalpfade (T18,T19; T28,T29; T38,T39; T48,T49; T58,T59) eine Steuerstufe (11; 21; 31; 41; 51) umfaßt, wobei jede der Steuerstufen (11; 21; 31; 41; 51) enthält: einen analogen Multiplexerzweig (T11,R1; T21,R2), über den ein die dem betreffenden Signalpfad (T18,T19; T28,T29; T38,T39; T48,T49; T58,T59) zugehörige steuerbare Stromquelle (I1; I2; I3; I4; I5) wirksam schaltender Strom aus einer von der Ansteuerschaltung (1) umfaßten, den Multiplexerzweigen (T11,R1; T21,R2) aller Steuerstufen (11; 21; 31; 41; 51) gemeinsamen Referenzstromquelle (Iref) leitbar ist, eine bistabile Stufe (T14,T16,I11,I12; T24,T26,I21,I22) zum stetigen Steuern des Stromes im Multiplexerzweig (T11,R1; T21,R2) nach Maßgabe des Steuersignals (UTR) und zum Speichern des zum Ende des Übergangsintervalls (t3 - t5) erreichten Betriebszustandes des Multiplexerzweiges (T11,R1; T21,R2) außerhalb des Übergangsintervalls (t3 - t5), sowie eine Schaltstufe (I13,T15; I23,T25) zum Aufschalten des Steuersignals (UTR) während des Übergangsintervalls (t3 - t5) mittels der Logiksignale (s1; s2; s3; s4; s5) über die bistabile Stufe (T14,T16,I11,I12; T24,T26,I21,I22) auf den Multiplexerzweig (T11,R1; T21,R2) desjenigen Signalpfades (T18,T19; T28,T29; T38,T39; T48,T49; bzw. T58,T59), der nach Ablauf (t5) des Übergangsintervalls t3 bis t5) nach Maßgabe der Logiksignale (s1; s2; s3; s4; s5) wirksam zu schalten ist. &lt;IMAGE&gt;</p>
申请公布号 EP0827281(A2) 申请公布日期 1998.03.04
申请号 EP19970202577 申请日期 1997.08.21
申请人 PHILIPS CORPORATE INTELLECTUAL PROPERTY GMBH;KONINKLIJKE PHILIPS ELECTRONICS N.V. 发明人 SCHILLHOF, UDO;GRAFFENBERGER, WILHELM
分类号 H03F3/72;H03G1/00;H03G3/00;H03K17/16;H03K17/62;(IPC1-7):H03K17/62 主分类号 H03F3/72
代理机构 代理人
主权项
地址