发明名称 CIRCUITO DE BLOQUEO DE FASE PARA LA REDUCCION DE FLUCTUACIONES EN UN SISTEMA MULTIPLEXADOR DIGITAL.
摘要 UN CIRCUITO DE FASE SINCRONIZADA PARA LA REDUCCION DE INESTABILIDADES EN UN SISTEMA MULTIPLEX DIGITAL QUE INCLUYE UN AMPLIFICADOR OPERACIONAL DE REALIMENTACION (OP). HAY COLOCADOS DOS DIODOS ACOPLADOS ANTIPARALELOS (D1, D2) EN UNA ENTRADA DEL AMPLIFICADOR PARA LOGRAR UN CONTROL AUTOMATICO DE LA GANANCIA, ESTANDO LA OTRA ENTRADA DEL AMPLIFICADOR CONECTADA A UNA TENSION DE REFERENCIA (REF).
申请公布号 ES2110994(T3) 申请公布日期 1998.03.01
申请号 ES19910913634T 申请日期 1991.07.09
申请人 TELEFONAKTIEBOLAGET L M ERICSSON 发明人 BLADH, MATS
分类号 H03L7/107;H04J;H04J3/06;(IPC1-7):H04J3/02 主分类号 H03L7/107
代理机构 代理人
主权项
地址