| 摘要 |
POR EJEMPLO PARA LAS APLICACIONES DE VIDEO SE REQUIEREN MULTIPLICADORES RAPIDOS CON UNA ALTA RESOLUCION. PERO UNA RESOLUCION MAYOR DA COMO RESULTADO QUE SE TENGAN QUE CALCULAR PRODUCTOS MAS PARCIALES DE FORMA INTERNA. PUEDE USARSE EL ALGORITMO DE BOOTH-MC SORLEY PARA REDUCIR EL NUMERO REQUERIDO DE PRODUCTOS PARCIALES. ESTE ALGORITMO PUEDE COMBINARSE CON UNA PROPAGACION DIAGONAL DEL ACARREO DE UN PRODUCTO PARCIAL AL OTRO, PERMITIENDO QUE TODAS LAS SUMAS SE CALCULEN EN UNA LINEA SIMULTANEAMENTE. PERO EL TIEMPO DE MULTIPLICACION NO ES LO SUFICIENTEMENTE CORTO. EL MULTIPLICADOR DE LA INVENCION TIENE UN DISEÑO CERCANO AL CMOS Y HA SIDO CONSTRUIDO CON TECNOLOGIA BICMOS DE 1.2 (MU), QUE TIENE UN TIEMPO DE APLICACION DE 9 NS CON UNA TENSION DE SUMINISTRO DE 5 VOLTIOS. SE HA CONSEGUIDO UN TIEMPO DE MULTIPLICACION MINIMO MEDIANTE UNA COMBINACION DE LAS SIGUIENTES TECNICAS: EL USO DEL ALGORITMO BOOTH-MC SORLEY PARA REDUCIR EL NUMERO DE PRODUCTOS PARCIALES; LA PROPAGACION DIAGONAL DEL ACARREO DE UN PRODUCTO PARCIAL AL OTRO PERMITIENDO QUE TODAS LAS SUMAS SE HAGAN SIMULTANEAMENTE SOBRE UNA LINEA. EL USO DE APROXIMACION DE SELECCION DE ACARREO EN EL SUMADOR TOTAL DE 14 BITS Y EN LOS DOS SUMADORES DE LAS FILAS INTERMEDIAS; EL USO DE SUMADORES COMPLETOS DE UN BIT DE LA INVENCION CON LOGICA TRANSITORIA DE PASO COMPLEMENTARIO.
|
