| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 本发明涉及一种在SOI(Silicon On Insulator)衬底上的互补金属氧化物半导体(CMOS)晶体管这样的具有两个相邻阱的半导体器件,特别是,涉及为了消除闩锁(Latch－up)问题而具有完全绝缘的多个阱的半导体器件及其方法,达到能够减小泄漏电流而防止半导体器件的闩锁现象的效果。 | ||
| 申请公布号 | CN1171629A | 申请公布日期 | 1998.01.28 |
| 申请号 | CN97111873.6 | 申请日期 | 1997.06.27 |
| 申请人 | 现代电子产业株式会社 | 发明人 | 高尧焕;崔珍赫 |
| 分类号 | H01L27/092;H01L27/12;H01L21/8234;H01L21/84 | 主分类号 | H01L27/092 |
| 代理机构 | 中原信达知识产权代理有限责任公司 | 代理人 | 袁炳泽 |
| 主权项 | 1.一种半导体器件，其特征在于，包括：半导体衬底；形成在上述半导体衬底上的绝缘膜；形成在上述绝缘膜上的预定区域中的作为N阱和P阱区域的半导体层；形成在上述半导体层的N阱和P阱区域之间的，其上部的宽度宽于下部的宽度而形成并且其底面同上述绝缘膜相连接的T字形元件隔离膜。 | ||
| 地址 | 韩国京畿道 | ||