| 主权项 |
1.一种记忆体,包含:一个阵列的记忆单元;复数个输入/输出接脚,用以在控制周期中接收控制位元,及在资料存取周期中存取所选择的该等记忆单元之某些记忆单元;一命令位元输入接脚,用以接收命令位元,以便起动该等控制周期;一映射输入接脚,用以接收一映射起动信号,以便起动一映射模式;以及解码电路,用以对该映射模式的至少一个该等控制周期中所接收之控制位元解码,以便映射一组用来存取该阵列的该等记忆单元之位址。2.根据申请专利范围第1项之记忆体,其中该等控制位元包含若干运算码及位址。3.根据申请专利范围第2项之记忆体,其中该解码电路可在该映射模式中作业,以便:于第一个该控制周期中,回应一个对应的该运算码,而输入所接收一位址空间起始位址;以及于第二个该控制周期中,回应一个对应的该运算码,而输出一位址空间终止位址。4.根据申请专利范围第3项之记忆体,其中该起始位址包含一特有的起始码,用以识别指定给该记忆体之一位址空间。5.根据申请专利范围第4项之记忆体,其中该解码电路又可在该映射模式中作业,以便于第三个该控制周期中锁定该起始码。6.根据申请专利范围第1项之记忆体,其中该阵列的记忆单元包含一阵列的非挥发性记忆单元。7.根据申请专利范围第1项之记忆体,其中该阵列的记忆单元包含一阵列的挥发性记忆单元。8.一种记忆体,包含:一个阵列的记忆单元;复数个多工接脚,用以在资料存取周期中存取该阵列中被定址到的记忆单元,并于命令及控制周期中输入运算码及位址;对该阵列定址之电路,其中该定址电路系回应于一位址集合,该位址集合包含一起始位址及一终止位址;以及映射电路,用以在一映射模式中映射该位址集合,并可作业以便:在该映射模式的一第一命令及控制周期中回应一写入运算码,而输入并储存该位址空间之起始位址;以及在该映射模式的一第二控制周期中回应一读取作业码,而输出一位址空间之终止位址。9.根据申请专利范围第8项之记忆体,其中该记忆体的该位址集合中之该等位址系与指定给该记忆体的一特有起始码相关联。10.根据申请专利范围第8项之记忆体,其中系由所接收的一映射信号起动该映射模式。11.根据申请专利范围第8项之记忆体,其中该映射电路又可作业而回应在该记忆体的映射模式的第三命令及控制周期中所接收之一锁定命令,而将该记忆体自一位址空间映射表解除锁定状态转变成一位址空间映射表锁定状态。12.根据申请专利范围第11项之记忆体,其中当该映射信号处于一有效逻辑状态,且该记忆体处于一解除锁定状态时,即起动该映射模式。13.根据申请专利范围第11项之记忆体,其中该定址电路包含:一页指标暂存器,用以储存于所选择的一命令及控制周期中接收之一页指标;一解码器,用以回应该页指标暂存器中储存的该页指标,而存取该阵列中之一页;一资料段指标暂存器,用以储存于所选择的一命令及控制周期中接收之一资料段指标;以及一解码器,用以存取该页的所选择之一些记忆单元,其中系以该页指标暂存器中储存的页指标位元存取该页。14.根据申请专利范围第11项之记忆体,其中该映射电路又可作业而回应在该映射模式的第三命令及控制周期中接收之一命令,而输出一映射起动信号。15.一种记忆体系统,包含:复数个记忆体装置,每一记忆体装置皆包含:一个阵列的记忆单元;复数个多工接脚,用以在各资料存取周期中存取该阵列中被定址到之记忆单元,并这些命令及控制周期中输入运算码及位址;一个接收起动该等命令及控制周期的信号之输入端;对该阵列定址之电路,该定址电路回应于在所选择的那些该等命令及控制周期中所接收之位址,该等位址包含用来唯一识别该记忆体装置的至少一个位元;一个接收映射信号以便起动一映射模式之输入端;以及解码电路,用以对该映射模式时鸣声的各控制周期中接之控制位元解码,以便可映射一组用来存取该阵列中的该等记忆单元之位址;以及一系统主控制装置,该系统主控装置可作业以便:将一映射信号提供给该等记忆体装置中之第一记忆体装置,而起动该第一记忆体装置之映射;提供一信号,而起动一第一命令及控制周期;提供一个其中包括唯一识别该第一记忆体装置的至少一个位元之起始位址、以及一命令,以便将该起始位址写入该第一记忆体装置;将一信号提供给该第一记忆体装置,而起动一第二命令及控制周期;以及提供一读取命令,而读回该第一记忆体之一终止位址。16.根据申请专利范围第15项之记忆体系统,其中该系统主控装置又可作业以便:将一信号提供给该第一记忆体装置,而起动一第三命令周期;以及将一命令提供给该第一记忆体装置,命令该第一记忆体装置将一映射信号输出到第二个该记忆体装置。17.根据申请专利范围第16项之记忆体系统,其中该系统主控装置又可作业以便:将一信号提供给该第二记忆体装置,以便起动一命令周期;以及将一起始位址写入该第二记忆体装置,该起始位址具有唯一识别该第二记忆体装置之至少一个位元。18.根据申请专利范围第15项之记忆体系统,其中该系统主控装置又可作业以便:提供一信号,而起动一第三命令及控制周期;以及将一锁定命令提供给该第一记忆体装置,而锁定一个唯一识别该第一记忆体之位元。19.根据申请专利范围第17项之记忆体系统,其中该系统主控装置递增唯一识别该第一记忆体装置之该等至少一个位元,而产生用来识别该第二记忆体装置之该等至少一个位元。20.一种映射一记忆体装置之方法,该记忆体装置具有一个阵列的记忆单元,复数个输入/输出接脚,用以在各控制周期中接收控制位元,且于各资料存取周期中存取所选择的那些记忆单元;一命令位元输入接脚,用以接收命令位元,以便起动控制周期;一映射输入接脚,用以接收映射起动信号,以便起动一映射模式;以及解码电路,用以对该映射模式的至少一个控制周期中所接收之控制位元解码,以便映射一组用来存取该阵列的记忆单元之位址;该方法包含下列各步骤:将一映射起动信号提供给该映射输入端,以便起动一映射模式;将一第一命令位元提供给该命令输入接脚,以便起动一第一控制周期;在所选择的某些该等输入/输出接脚上提供一位址写入命令;将提供给至少一个该等输入/输出接脚之一起始位址写入该记忆体,该起始位址位元包含唯一识别该记忆体的至少一个位元;将一第二命令位元提供给该命令输入接脚,以便起动一第二控制周期;在所选择的某些该等输入/输出接脚上提供一位址读取命令;以及自该记忆体读取一终止位址。21.根据申请专利范围第20项之方法,又包含决定终止位址之步骤,该步骤包含下列各子步骤:于映射模式中,将一序列的位址提供给所选择的某些该等输入/输出接脚;以及将每一个该序列的位址与一个指示位址空间终止的储存位址比较,该终止位址指示该序列与储存位址相符之时机。22.根据申请专利范围第20项之方法,又包含决定终止位址之步骤,该步骤包含下列子步骤:将至少一个起始码位元与指示该记忆体的位址空间终止之储存位元连结。23.根据申请专利范围第20项之方法,又包含下列各步骤:将一第三命令位元提供给该命令输入接脚,以便起动一第三控制周期;以及在所选择的某些输入/输出接脚上提供一锁定命令,以便至少将至少一个起始码位元锁定于该记忆体。24.根据申请专利范围第20项之方法,又包含下列各步骤:将一第三命令位元提供给该命令输入接脚,以便起动一第三控制周期;以及在所选择的某些输入/输出接脚上提供一命令,以便使该记忆体输出一映射起动信号。图示简单说明:第一图是一例示资料处理系统架构之高阶系统方块图,适于在该资料处理系统架构中采用实施本发明原理的记忆体装置及方法;第二图是一实施本发明原理的一例示记忆体子系统之功能方块图;第三A及三B图是根据本发明原理的例示页写入及页读取作业之时序图;第四图是于所选择的一命令及控制周期中接收之例示命令及控制字组;第五图是在一标准构装中实施本发明原理的一记忆体之可能接脚配置;第六图是一适用于具有根据本发明原理的自动位址映射能力的记忆体系统之替代记忆体子系统功能方块图;第七图是一具有自动位址映射能力之例示处理/记忆体系统;第八图是一诸如第七图所示系统中一典型映射周期及实施诸如第六图所示记忆体之时序图;第九图是第六图所示记忆体的一较佳构装之上平视图;第十图是一适用于第一及七图所示系统的驱动器/接收器系统之电路简图;以及第十一图是一诸如第二及六图所示采用第十图所示驱动器/接收器系统的记忆体子系统之一较佳构装上平视图。 |
