| 主权项 |
1.一种分离余弦逆转换(IDCT)处理器,用作由DCT系数区块中恢复图素资料;该区块每个由N个阵列,每个阵列由N个系数组成,此处理器包含第一个工具以连续处理一DCT系数区块中N个阵列的每一个,该第一个处理工具包括:一工具,反应一计时循环,藉着结合一处理中的阵列所包含的N个系数的每一个的最后2个位元形成一位址,在阵列中第一串连续的位址在连续的计时循环中产生;一工具,反应该第一位址串以输出该被处理中之阵列内所含之该N个系数中的每一个与一DCT核心矩阵的连续部份内积;及一工具用来累积及结合该连续部份内积以形成一对于该处理中阵列的每一个系数之完全内积,该区块的所有N个阵列的该完全内积定义一NxN之内积元素矩阵,以对应该区块中所包含的NxN个系数;转置该NxN的内积元素矩阵以提供一拥有N个阵列,每个阵列有N个元素的转置矩阵的工具;第二个工具以连续处理在该转置矩阵中N个内积元素阵列的每一个,该第二个处理工具包括:一工具,反应一计时循环,藉着结合一处理中的该转置矩阵的阵列所包含的N个元素的每一个之最后2个位元形成一位址,其中一第二串连续的位址在连续的计时循环中产生;一工具,反应该第二位址串的输出处理中之转置矩阵中该阵列中所含该N个系数中的每一个与该DCT核心矩阵的连续部份内积;及一工具用来累积及结合处理中的转置矩阵的阵列之每一个系数的该连续部份内积以形成一完全内积,该转置矩阵的所有N个阵列的该完全内积定义一NxN逆转换元素区块,以对应该DCT系数区块中所含的NxN个系数。2.根据申请专利范围第1项的IDCT处理器,在此处理器中该第一及第二处理工具以交插的方式处理来自该DCT系数区块的以及来自该转置内积元素矩阵的连续阵列。3.根据申请专利范围第2项的IDCT处理器,其中第一及第二项处理工具包括:一内积机;在第一次经过该内积机期间,由该DCT系数区块输入位元以产生一该NxN内积元素矩阵的阵列的工具;及在第二次经过该内积机期间,由该转置矩阵的一阵列输入位元以产生一该NxN逆转换元素区块的一阵列之工具。4.根据申请专利范围第3项的IDCT处理器,其中,该内积机包括:平移暂存器工具,以在该第一次经过中接收该DCT系数区块的系数,且于该第2次经过中接收该转置矩阵的内积元素;该平移暂存器反应该计时循环以输出该连续位址串;及查询表工具,反应该位址的输出该连续内积至该累积器工具。5.根据申请专利范围第4项之IDCT处理器,其中:该平移暂存器包含第一边的平移暂存器,以在该第一次经过中接收偶数系数,及在该第二次经过中接收偶数内积元素;及一第二边的平移暂存器,以在该第一次经过时接收奇数系数,及在该第二次经过时接收奇数内积元素;该查询表包括第一查询表,以反应由该第一边平移暂存器所产生之位址,及第二查询表,以反应由该第二边平移暂存器所产生之位址;及该累积及结合工具包括第一组接在该第一查询表后的累积器,及第二组接在该第二查询表后的累积器,每一组累积器于跟随着交互地加减经选择的累积器输出以制作一IDCT流程图中的一加后级的工具。6.根据申请专利范围第5项之IDCT处理器,其中:该第一边平移暂存器在N/2对暂存器所组成,每一对每个计时循环提供一N位元位址中的2个位元;及该第二边平移暂存器由N/2对暂存器所组成,每一对每个计时循环提供一N位元位址中的2个位元。7.根据申请专利范围第6项之IDCT处理器,其中该第一与第二边中的每一对暂存器包括第一暂存器的储存DCT系数及内积元素的偶数位元,及第二暂存器以储存DCT系数及内积元素的奇数位元。8.根据申请专利范围第7项之IDCT处理器,其中:每个该DCT系数及该内积元素均以M位元字处理;该第一边的平移暂存器对的长度系由长度M-1开始,连续递减2;及该第二边的平移暂存器对的长度,自长度M-2开始边减2。9.根据申请专利范围第1项之一IDCT处理器,其中该完全内积系使用2的补数算术形成,一多数的连续部份内积,除了最后的一个之外,均相加形成一个和,最后一个部份内积则由该和中减去以提供完全内积。10.根据申请专利范围第2项之一IDCT处理器,其中:该第一个处理工具包括第一个内积机,以由该DCT系数区块中接收位元而产生该NxN内积元素矩阵的阵列;及该第二个处理工具包括第二个内积机,以由该转置矩阵接收位元而产生该NxN逆转换元素区块之阵列。11.根据申请专利范围第10项之一IDCT处理器,其中该第一及第二个内积机各包括:平移暂存器工具,反应该计时循环以输出该连续位址串;及查询表工具,以反应该位址而输出该连续部份内积至该累积器工具。12.根据申请专利范围第11项之IDCT处理器,其中:该第一个内积穖平移暂存器工具包含第一个平移暂存器边以接收偶数系数,及第二个平移暂存器边的接收奇数系数;该第二个内积机平移暂存器工具包含第一个平移暂存器边的接收偶数内积元素,及第二个平移暂存器边以接收奇数内积元素;每个内积机的该查询表包括第一个查询表,以反应在相对的内积机中的第一个平移暂存器边所产生的位址;及第二个查询表,以反应在相对的内积机中的第二个平移暂存器边所产生的位址;每个内积机的该累积器工具,包括第一组累积器,其系跟随在相对的内积机第一个查询表后,及跟随在相对的内积机之第二个查询表后的第二组累积器;及跟随在该累积器之后的装置,伴随以交互地加与减在累积器中形成的选择过的完全内积以制作一在IDCT流程图中的加后级。13.根据申请专利范围第12项的IDCT处理器,其中该第一个平移暂存器边,每一个由N/2对暂存器构成,每一对每个计时循环提供一N位元位址中的2个位元;及该第二个平移暂存器边,每一个由N/2对暂存器组成,每一对每个计时循环提供一N位元位址中的2个位元。14.根据申请专利范围第13项的IDCT处理器,其中每一对在该第一及第二边中的暂存器包括第一个暂存器以储存DCT系数,或内积元素之偶数位元;及第二个暂存器以储存DCT系数或内积元素之奇数位元。15.根据申请专利范围第14项之IDCT处理器,其中:每个该DCT系数及该内积元素均以M位元字处理;该每一边的平移暂存器对的长度系由M-1开始递减2;及该第二边的平移暂存器对的长度系由M-2开始递减2。16.根据申请专利范围第5项之IDCT处理器,进一步包括接续在该交互地加与减选择过的累积器输出的工具之后的多数输出暂存器,以交插及缓冲偶及奇数的逆转换元素,来提供依一希望的输出速度及希望的顺序的逆转换元素。17.根据申请专利范围第1项的装置,其中反应该第一位址串的工具及反应该第二位址串的工具包括:将该位址串中的每个位址拆成M个较短位址的工具,在各个较短位址中的位元均有相同之权数;M个查询表工具;每个均伴随着M个较短位址中的一个,以提供依伴随的较短位址所包含的位元权数作比例调整的查询値;及将为连续位址的比例调整过的查询値相加以提供该连续部份内积的工具。18.根据申请专利范围第17项的装置,其中反应第一位址串的该工具及反应第二位址串的该工具进一步包括:当负责比例调整的查询値之较短位址包括符号位元时,反应一符号位元辨识器,在使用该加法工具前将一比例调整的查询値变为负的工具。19.一种方法,该方法将有N个阵列,每个阵列有M个系数的分离余弦转换(DCT)系数矩阵作逆转换,该方法由下列步骤组成:由该DCT矩阵中得到一转换系数阵列;在该阵列的每一个该转换系数中以最少2个位元形成第一个连续位址;反应该第一连续位址以提供连续的第一输出,该第一输出包括该阵列中包含的转换系数与一DCT核心矩阵的一阵列之间的部份内积;为该阵列所包含的每一个该转换系数累及结合该连续第一输出以形成一完全内积;对该DCT矩阵的每一个其他阵列重覆前面的步骤,以得到一NxM的完全内积矩阵;将该完全内积矩阵转置以提供一转置矩阵,此矩阵N个阵列,每个阵列有M个内积元素;及对该转置矩阵中的每一个内积元素阵列;在阵列的每一个该内积元素中以最少2个位元形成第二个连续位址;反应该第二连续位址以提供连续的第二输出,该第二输出包括该阵列包含之每个该内积元素与一该DCT核心矩阵的一阵列间的部份内积;及为该阵列所包含的每一个该内积元素累积及结合该连续第二输出以形成一完全内积;其中该转置阵列的N个阵列的完全内积定义一NxM逆转换元素区块,以对应该DCT系数区块中所包含的NxM个系数。20.根据申请专利范围第19项的方法,其中DCT矩阵的转换系数阵列与转置矩阵的内积元素阵列是以互相交插的基础基理。21.一种将一分离余弦转换(DCT)系数矩阵作逆转换的方法,由下面步骤组成:一次处理该DCT系数至少2个位元以获得与一DCT核心矩阵的向量内积;将该向量内积矩阵转置以得到一内积元素转置矩阵;及一次处理该转置矩阵的该内积元素的至少2个位元以得到与该DCT核心矩阵的向量内积。22.根据申请专利范围第21项的方法,其中该DCT系数矩阵具有N个阵列,每个阵列有M个系数,其中该DCT系数与该DCT核心矩阵的向量内积是由以下步骤得到的:由该DCT矩阵中得到一转换系数阵列;在该阵列的每一个该转换系数中以最少2个位元形成第一个连续位址;反应该第一连续位址以提供连续的第一输出,该第一输出包括该阵列中包含的转换系数与一DCT核心矩阵的一阵列之间的部份内积;为该阵列所包含的每一个该转换系数累积及结合该连续第一输出以形成一完全内积;以及对该DCT矩阵的每一个其他阵列重覆前面的步骤,以得到一NxM的完全内积矩阵。23.根据申请专利范围第22项的方法,其中该内积元素的转换矩阵是由以下步骤得到的:将该完全内积矩阵转置以提供一转置矩阵,此矩阵有N个阵列,每个阵列有M个内积元素。24.根据申请专利范围第23项的方法,其中该等转换矩阵的内积元素与该DCT核心矩阵的向量内积是由以下步骤得到的:对该转置矩阵中的每一个内积元素阵列:在阵列的每一个该内积元素中以最少2个位元形成第二个连续位址;反应该第二连续位址以提供连续的第二输出,该第二输出包括该阵列包含之每个该内积元素与一该DCT核心矩阵的一阵列间的部份内积;及为该阵列所包含的每一个该内积元素累积及结合该连续第二输出以形成一完全内积;其中该转置阵列的N个阵列的完全内积定义一NxM逆转换元素区块,以对应该DCT系数区块中所包含的NxM个系数。图示简单说明:第一图为一IDCT处理器的简化区块图,且标示伴随它的输入及输出端;第二图为一多输入串接乘法器的区块图,此乘法器为本发明的IDCT处理器的基本建造区块;第三图为一描述输入之DCT系数资料的锯齿状扫瞄顺序的图;第四图为本发明内使用一单内积体时IDCT处理器的第一个实作的详细区块图;第五图为一流程图,说明IDCT系数矩阵的周期特性如何以分享共同的中间结果的方式降低乘法及加法所需的次数;第六图为本发明内使用二个串接之内积机时,IDCT处理器的另一种实作的区块图;及第七图为本发明中IDCT处理器所使用的查询表的逻辑制作的区块图。 |
