发明名称 Arrangement for generating a clock signal having missing pulses with a bit precision
摘要
申请公布号 EP0588050(B1) 申请公布日期 1997.12.29
申请号 EP19930112719 申请日期 1993.08.09
申请人 SIEMENS AKTIENGESELLSCHAFT 发明人 RATHGEBER, MAX DIPL.-ING.;FUETTERER, AUGUSTIN DIPL.-ING. (FH)
分类号 H03K21/40;H04J3/06;(IPC1-7):H04J3/06;H04L7/00 主分类号 H03K21/40
代理机构 代理人
主权项
地址