异步规程分析装置

摘要

本实用新型的异步规程分析装置，包括微处理器、译码电路、存储器、时钟电路、串行通信芯片以及面板电路，其特征是：微处理器1的地址总线和控制总线与上述译码电路2输入端联接；上述译码电路2的信号输出端与地址线、数据总线与存储器3、4、面板电路7、时钟电路6及串行通信芯片8联接；晶振器5与时钟电路6联接，上述时钟电路6的时钟信号输出端与上述串行通信芯片8联接；以及上述串行通信芯片8的输出端与接口电路9联接。在完成监收信息的同时，不改变任何接线就能够完成仿真发送数据；当用户需要对通信规程或通信内容作进一步分析时，可将其内容复制下来。另外，还可适应多种通信接口电平的需求。

主权项

1、一种异步规程分析装置，包括微处理器单元、译码电路、存储器、时钟电路、串行通信单元以及面板电路，其特征是：上述微处理器单元1的地址总线和控制总线与上述译码电路2输入端联接；上述译码电路2的信号输出端与地址线、数据总线与随机存取存储器单元3、唯读存储器单元4、面板电路7、时钟电路6及串行通信单元8联接；晶振器5与时钟电路6联接，上述时钟电路6的时钟信号输出端与上述串行通信单元8联接；以及上述串行通信单元8的输出端与接口电路9联接。