READ AMPLIFIER FOR SEMICONDUCTOR MEMORY CELLS WITH MEANS TO COMPENSATE THRESHOLD VOLTAGE DIFFERENCES IN READ AMPLIFIER TRANSISTORS

摘要

Der Anmeldungsgegenstand betrifft einen Leseverstärker, bei dem ein Mismatch der Einsatzspannungen von kreuzgekoppelten Transistoren (M5, M6) des Leseverstärkers durch vier weitere Transistoren (M1..M4) kompensiert wird, wobei vorteilhafterweise mit diesen weiteren Transistoren gleichzeitig in der sogenannten Equalize-Phase eine definierte Gleichsetzung der Bitleitungen erfolgt. Die Kompensation erfolgt dadurch, dass diejenige Bitleitung in der Vorladephase auf einen höheren Pegel aufgeladen wird, die mit dem Transistor mit der niedrigeren Einsatzspannung verbunden ist, und dieser höhere Bitleitungspegel auf das Gate des mit der anderen Bitleitung verbundenen Transistors geschaltet wird und damit in der Bewertungsphase der Transistor mit der höheren Einsatzspannung stärker leitend wird. Derartige Leseverstärker sind vor allem für Speichergenerationen ab 1 Gbit von Bedeutung, da der Mismatch aufgrund der Variation der Eingangsspannungen der Transistoren hier nicht mehr sinnvoll durch eine entsprechend grosse Gatefläche der kreuzgekoppelten Transistoren im Leseverstärker gelöst werden kann.