| 发明名称 |
LAYOUT DESIGN TECHNIQUE FOR SEMICONDUCTOR INTEGRATED CIRCUIT |
| 摘要 |
|
| 申请公布号 |
JPH09312344(A) |
申请公布日期 |
1997.12.02 |
| 申请号 |
JP19960128540 |
申请日期 |
1996.05.23 |
| 申请人 |
MATSUSHITA ELECTRIC IND CO LTD |
发明人 |
ICHINOMIYA TAKAHIRO |
| 分类号 |
H01L21/822;H01L21/82;H01L27/04;(IPC1-7):H01L21/82 |
主分类号 |
H01L21/822 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
