发明名称 LAYOUT DESIGN METHOD AND DESIGN DEVICE IN TEST FACILITATING SEMICONDUCTOR INTEGRATED CIRCUIT
摘要
申请公布号 JPH09305642(A) 申请公布日期 1997.11.28
申请号 JP19960118917 申请日期 1996.05.14
申请人 NEC CORP 发明人 KOBAYASHI SUSUMU
分类号 G06F17/50;(IPC1-7):G06F17/50 主分类号 G06F17/50
代理机构 代理人
主权项
地址