发明名称 利用氧化物与多晶硅隔离垫制造高密度集成电路的方法
摘要 一种半导体存储器件的小型互连与电容器制造方法。该方法用两组隔离垫,形成自动对准的源极/位线接触与电容器的存储电极。第一隔离垫位于层间介电层的侧壁上,限定出源极/位线的接触窗。随后,第二隔离垫形成在位线的侧壁上,限定出电容器的存储电极。自动对准制作过程用了两组隔离垫,可使形成接触窗的接触蚀刻工艺的制作重叠限制更为宽松,也能形成长宽比很高的小型接触窗。该方法可在同一掩模步骤中限定出源极与漏极的接触,减少掩模步骤的数目。
申请公布号 CN1166056A 申请公布日期 1997.11.26
申请号 CN97109724.0 申请日期 1997.04.24
申请人 世界先进积体电路股份有限公司 发明人 郑湘原;廖瑛瑞
分类号 H01L21/8242;H01L21/82;H01L21/768;H01L21/76 主分类号 H01L21/8242
代理机构 柳沈知识产权律师事务所 代理人 黄敏
主权项 1.一种在具有有源区与隔离的绝缘区的半导体衬底上制造互连与电容 器的方法,其包含如下步骤: a)提供一衬底,在该有源区内具有晶体管,该晶体管包含源极区、漏极 区和栅极; b)在该衬底表面上形成一层保护型的氧化层; c)在该保护型的氧化层上淀积一层层间介电层; d)在该层间的介电层上形成第一多晶硅层; e)利用掩模蚀刻该第一多晶硅层与层间介电层,在该源极与漏极区的上 方形成第一开窗,该第一开窗是由该第一多晶硅层与该层间介电层的第一侧 壁所限定的; f)在该第一侧壁上形成第一侧壁隔离垫; g)利用该第一多晶硅与第一侧壁隔离垫作为掩模,蚀刻该层间介电层, 形成结点接触窗与位线接触窗,该结点接触窗露出该源极区,该位线接触窗 则露出该漏极区; h)以结点闩柱填满该结点接触窗,以位线闩柱填满该位线接触窗; i)在该层间介电层、位线闩柱与结点闩柱上,形成一层多晶硅化合物层; j)在该多晶硅化合物层上形成一层第一氧化层; k)制定并蚀刻该第一氧化层、多晶硅化合物层、多晶硅层、第一侧壁隔 离垫与部分的结点闩柱,形成电容器开窗与位线,该电容器接触开窗是由该 位线、第一氧化层、多晶硅化合物层与多晶硅层所限定的; 1)在该第二侧壁上形成第二侧壁隔离垫;并且 m)形成一个电极层填满该第一开窗,并形成通往该结点闩柱的电接触, 从而形成通往该源极区的互连。
地址 台湾省新竹科学工业区