发明名称 沟渠式闸极之浅汲极/源极MOS电晶体制程
摘要 一种沟渠式闸极之浅汲极/源极 MOS 电晶体制程,系藉由介电层以定义出闸极,并蚀刻出沟渠凹陷以形成闸氧化层及多晶矽层以作为闸极,此外藉由热扩散高掺杂浓度之多晶矽以形成浅汲极/源极,其制程步骤如下:在LOGOS隔离制程之后,进行 LDD 之浅浓度离子植入。形成高掺杂浓度之第一多晶矽层于底材矽与场氧化层上,接着形成第一介电层及蚀刻第一介电层以定义出闸极。陆续沈积第二介电层、第三介电层及进行非等向性蚀刻和蚀刻第一多晶矽层及底材矽以形成沟渠凹陷。接着进行热处理及沈积第二多晶矽层以完成 MOS制程。
申请公布号 TW320766 申请公布日期 1997.11.21
申请号 TW085114604 申请日期 1996.11.26
申请人 台湾茂矽电子股份有限公司 发明人 朱志勋;倪诚聪
分类号 H01L21/8232 主分类号 H01L21/8232
代理机构 代理人 蔡坤财 台北巿松江路一四八号十二楼之三
主权项 1.一种沟渠式闸极之浅汲极/源极MOS电晶体制程,该制程包含下列步骤:形成一场氧化层之隔离制程,以定义出一主动区域;形成一第一多晶矽层于一底材矽与该场氧化层上;形成一第一介电层于该第一多晶矽层上;蚀刻该第一介电层以定义出一闸极;形成一第二介电层于该第一介电层与该第一多晶矽层上;形成一第三介电层于该第二介电层上;非等向性蚀刻该第三介电层与该第二介电层,以形成一间矽壁;蚀刻该第一多晶矽层且再深入蚀刻入该底材矽内,以形成一沟渠凹陷;进行离子植入,将曝露于外界之该主动区域,进行全面性的临界电压调整植入,及防止穿透植入;进行热氧化以形成一闸氧化层,且同时形成一多晶矽氧化层;形成一汲极与一源极,其系藉由高温扩散使该第一多晶矽层内之离子扩散驱入该底材矽内;及沈积一第二多晶矽层,以形成该闸极。2.如申请专利范围第1项之制程,其中上述之隔离制程形成该场氧化层以定义出该主动区域,该隔离制程为下列其中之一:LOCOS及STI。3.如申请专利范围第1项之制程,其中上述之第一多晶矽层系藉由内部掺杂高浓度离子之多晶矽材质,再以低压化学气相沈积法沈积,其厚度大约为300埃到2000埃之间。4.如申请专利范围第1项之制程,其中上述之第一多晶矽层系藉由低压化学气相沈积法沈积下列材质其中之一:多晶矽及非晶矽(-Si),之后再以高浓度离子植入以形成重掺杂之该第一多晶矽层,其厚度大约为300埃到2000埃之间。5.如申请专利范围第1项之制程,其中上述第一介电层系藉由化学气相沈积法沈积,该第一介电层为下列其中之一:二氧化矽及氮化矽,其厚度约为1000埃到3000埃之间。6.如申请专利范围第1项之制程,其中上述之第二介电层系藉由电浆化学气相沈积法沈积,该第二介电层为下列其中之一:二氧化矽、氮化矽,其厚度约为250埃到1500埃之间。7.如申请专利范围第1项之制程,其中上述之第三介电层系藉由化学气相沈积法沈积,该第三介电层为下列其中之一:磷矽玻璃(PSG)及硼磷矽玻璃(BPSG),其厚度约为500埃到1500埃之间。8.如申请专利范围第1项之制程,其中上述之第二多晶矽层为下列其中之一:金属钨、高浓度掺杂之多晶矽及由多晶矽与矽化金属所组合而成的多晶矽化金属其厚度约为500埃到3000埃之间。9.一种沟渠式闸极之浅汲极/源极MOS电晶体制程,该制程包含下列步骤:形成一场氧化层之隔离制程,以定义出一主动区域,该隔离制程为LOCOS及STI之其中之一;进行LDD之浅浓度离子植入;进行热扩散以形成一轻掺杂层于一底材矽内,且同时形成一二氧化矽层于该底材矽上;蚀刻该二氧化矽层;形成一第一多晶矽层于该底材矽与该场氧化层上;形成一第一介电层于该第一多晶矽层上,该第一介电层可为二氧化矽及氮化矽之其中之一;蚀刻该第一介电层以定义出一闸极;形成一第二介电层于该第一介电层与该第一多晶矽层上,该第二介电层可为二氧化矽及氮化矽之其中之一;形成一第三介电层于该第二介电层上,该第三介电层可为磷矽玻璃(PSG)及硼磷矽玻璃(BPSG)之其中之一;非等向性蚀刻该第三介电层与该第二介电层,以形成一间矽壁;蚀刻该第一多晶矽层且再深入蚀刻入该底材矽内,以形成一沟渠凹陷;进行离子植入,将曝露于外界之该主动区域,进行全面性的临界电压调整植入,及防止穿透植入;进行热氧化以形成一闸氧化层,且同时形成一多晶矽氧化层;形成一汲极与一源极,其系藉由高温扩散使该第一多晶矽层内之离子扩散驱入该底材矽内;及沈积一第二多晶矽层,以形成该闸极,该第二多晶矽层可为金属钨、高浓度掺杂之多晶矽及由多晶矽与矽化金属所组合而成的多晶矽化金属之其中之一。10.如申请专利范围第9项之制程,其中上述之第一多晶矽层系藉由内部掺杂高浓度离子之多晶矽材质,再以低压化学气相沈积法沈积,其厚度大约为300埃到2000埃之间。11.如申请专利范围第9项之制程,其中上述之第一多晶矽层系藉由低压化学气相沈积法沈积下列材质其中之一:多晶矽及非晶矽(-Si),之后再以高浓度离子植入以形成重掺杂之该第一多晶矽层,其厚度大约为300埃到2000埃之间。12.如申请专利范围第9项之制程,其中上述之第一多晶矽层,其厚度约为300埃到2000埃之间。13.如申请专利范围第9项之制程,其中上述之第一介电层,其厚度约为1000埃到3000埃之间。14.如申请专利范围第9项之制程,其中上述之第二介电层,其厚度约为250埃到1500埃之间。15.如申请专利范围第9项之制程,其中上述之第三介电层,其厚度约为500埃到1500埃之间。16.如申请专利范围第9项之制程,其中上述之第二多晶矽层,其厚度约为500埃到3000埃之间。图示简单说明:第一A图所示为传统方法,在LOCOS制程之后,陆续形成多晶矽层及磷矽玻璃层之剖面结构图。第一B图所示为传统方法,定义出闸极,并进行LDD浅离子N-/P-植入,再经由热扩散形成汲极与源极的轻掺杂之剖面结构图。第一C图所示为传统方法,形成氮化矽层之剖面结构图。第一D图所示为传统方法,以非等向蚀刻氮化矽层,以形成一间隙壁之剖面结构图。第一E图所示为传统方法,以选择性蚀刻磷矽玻璃层,及进行离子热扩散,使扩散的离子驱入底材矽以形成汲极与源极之重掺杂之剖面结构图。第一F图所示为传统方法,选择性沈积矽化钛之剖面结构图。第二A图所示为本发明方法,在LOCOS或STI(shallowthenchisolation)制程之后,进行LDD浅浓度离子植入,并经由热扩散形成汲极与源极的轻掺杂之剖面结构图。第二B图所示为本发明方法,形成第一多晶矽层之剖面结构图。第二C图所示为本发明方法,形成第一介电层之剖面结构图。第二D图所示为本发明方法,蚀刻第一介电层以定义出闸极之剖面结构图。第二E图所示为本发明方法,形成第二介电层之剖面结构图。第二F图所示为本发明方法,形成第三介电层之剖面结构图。第二G图所示为本发明方法,陆续以非等向性蚀刻第三介电层与第二介电层,以形成间矽壁之剖面结构图。第二H图所示为本发明方法,蚀刻第一多晶矽层及底材矽以形成一沟渠凹陷,并以离子植入法,进行全面性的临界电压调整之剖面结构图。第二I图所示为本发明方法,经由热氧化以形成闸氧化层及多晶矽氧化层,且第一多晶矽层藉由高温扩散离子往下趋入底材矽内,以形成汲极与源极之剖面结构图。第二J图所示为本发明方法,沈积第二多晶矽层以形成闸极之剖面结构图。
地址 新竹科学工业园区新竹巿研新一路一号