带有降漏电流装置的半导体集成电路器件

摘要

一种用来减小晶体管在不激活时引起的漏电流的电路和方法。在第一实施例中，电路选择性地将晶体管的栅极激励到高于源极电压的电压电平。结果，栅-源电压被反转且流过晶体管的漏电源被大大减小。在第二实施例中，电路使晶体管的阱选择性地偏置到高于正常偏置电压的电压电平。结果，晶体管的电压-电源特性得到修正以致基本上消除了漏电流。

主权项

1、一种输出电路，它包含：一个用来接收正电源电压的第一端；一个用来接收地电平电源电压的第二端；以及一个第一倒相器，它包含串联连接在上述第一和第二端之间的一个PMOS晶体管和一个NMOS晶体管；其中，在正常模式中，加于上述PMOS和NMOS晶体管的栅作为上述第一倒相器的输入信号，其第一电压电平相当于上述地电平电源电压，而第二电压电平相当于上述正电源电压，且其中，在待用模式中，上述第一倒相器的上述输入信号，具有高于上述正电源电压电平的第三电压电平。