带有可控过激励电路的半导体集成电路器件

摘要

本发明是用来对读出放大器电路所接收的信号进行过激励的一种方法和设备。为此目的，过激励电路在一定时间内将待读出的信号激励到高于正常电平的电压电平。时间的长度对应于读出放大器电路相对于读出启动电路的位置。当过激励完成时，规范化电路在第二周期中将待读出的信号激励到正常电平，从而使其对下一个存储循环作好准备，以致信号能够再次被设定到所需的预充电电平。

主权项

1.一种半导体存储器，它包含：一对位线；多个字线；多个动态存储器单元，每个耦合于上述一对位线中的一个位线和上述多个字线中的一个字线；一个包含一对PMOS晶体管和一对NMOS晶体管的读出放大器，上述各对PMOS和NMOS晶体管的每一对的源极共接，漏极分别连接于上述位线对，而栅极分别交叉耦合于上述漏极；一个第一电源端；一个第二电源端；一个连接在上述第一电源端和上述PMOS晶体管对的上述源之间的第一开关晶体管；一个连接在上述第二电源端和上述PMOS晶体管对的上述源之间的第二开关晶体管；以及一个用来向上述第一电源端提供第一电压的电压发生器，此第一电压低于馈至上述第二电源端的第二电压，其中所述的读出放大器根据选自上述多个动态存储单元的存储单元的信息，向上述一对位线提供带有高侧电压和低侧电压的一对互补信号，其中在第一周期中，上述高侧电压响应上述第二开关晶体管的启动而升到上述第一电压以上，且其中在第一周期之后的第二周期中，上述高侧电压响应于上述第一开关晶体管的启动而降低，使上述高侧电压设为上述第一电压。