发明名称 CIRCUIT ARRANGEMENT FOR REGENERATING AN INPUT SIGNAL CONTAINING DIGITAL DATA SEQUENCES
摘要 Schaltungsanordnung, insbesondere bei DECT-Systemen, zur Regeneration eines charakteristische, digitale Datenfolgen mit N > 1 verschiedenen erlaubten diskreten Werten je digitaler Stelle enthaltenden Eingangssignals (UE), mit Konversionsmitteln (K), die aus dem Vergleich des Eingangssignals (UE) mit wenigstens N-1 Referenzpegeln (UIGN) ein regeneriertes, digitales Ausgangssignal (UA) erzeugen, zumindest einem Integrationsglied (IG) zur Gewinnung der wenistens N-1 Referenzpegel (UDCN) durch Integration der aus den charakteristischen Datenfolgen bestehenden Abschnitte des Eingangssignals (UE), einer ansteuerbaren Schaltvorrichtung (S), zur Ein- bzw. Abschaltung der Integration des Eingangssignals (UE), einer Kontrolleinrichtung (CTRL), die jeweils durch Ansteuerung der Schaltvorrichtung (S) zu Beginn einer charakteristischen Datenfolge im Signalverlauf den Integrationsvorgang einschaltet und, wenn das Ende der Datenfolge erkannt wird, wieder abschaltet, um ein Verschieben der wenigstens N-1 Referenzpegel (UDCN) zu vermeiden, sowie, zumindest einem Verzögerungsglied (VZ), über das die Zuführung des Eingangssignals (UE) zu dem zumindest einem Integrationsglied (IG) gegenüber der Zuführung des Eingangssignals (UE) zu den Konversionsmitteln (K) verzögert erfolgt, wodurch eine pegelverfälschende Integration über das Ende einer charakteristischen Datenfolge hinaus verhindert wird.
申请公布号 WO9737429(A1) 申请公布日期 1997.10.09
申请号 WO1997DE00627 申请日期 1997.03.27
申请人 SIEMENS AKTIENGESELLSCHAFT;DETERING, VOLKER 发明人 DETERING, VOLKER
分类号 H03K5/08;H04L25/06;(IPC1-7):H03K5/08 主分类号 H03K5/08
代理机构 代理人
主权项
地址
您可能感兴趣的专利