发明名称 半导体集成电路器件及其制造方法
摘要 一种半导体器件,具有硅基片、电布线用金属、开在形成于硅基片上的绝缘膜上并用于硅基片和电布线用金属连接的多个接触孔、形成于该接触孔内部的硅化钛膜,其特征是,硅化钛膜的膜厚为10nm-120nm,最好是20nm-84nm,通过该硅化钛膜连接半导体区域和电布线用金属。
申请公布号 CN1161573A 申请公布日期 1997.10.08
申请号 CN96123443.1 申请日期 1996.11.14
申请人 株式会社日立制作所 发明人 轰原广见;三浦英生;铃树正恭;西原晋治;池田修二;佐原政司;石田进一;阿部宏美;荻岛淳史;内山博之;阿部园子
分类号 H01L27/108;H01L23/52;H01L21/768;H01L21/28 主分类号 H01L27/108
代理机构 中国国际贸易促进委员会专利商标事务所 代理人 王以平
主权项 1一种半导体集成电路器件,其特征是包括以下部分:叠层电容器结构的存储单元,形成在存储单元选择用MISFET的上部;位线,由形成在所述存储单元上部的W膜、TiN膜和Ti膜构成;第1连接孔,用于连接所述存储单元选择用MISFET的第1半导体区域和所述位线;与所述第1半导体区域相同导电型的多晶硅塞,形成在所述第1连接孔内部;与所述存储单元外围电路的MISFET的第2半导体区域作电连接的布线层,该布线层由W膜、TiN膜和Ti膜形成;做成与所述位线在同一层,由把所述布线层形成于内部的第2连接孔,连接所述第2半导体区域和所述布线层;在所述第1连接孔内部,具有形成于所述多晶硅塞和所述位线之间小于120nm膜厚的第1硅化钛膜;以及在所述第2连接孔内部,具有形成于所述第2半导体区域和所述布线层之间大于10nm膜厚的第2硅化钛膜。
地址 日本东京