发明名称 | 半导体器件 | ||
摘要 | 本发明揭示一种半导体器件,包括:在N型漏极区的一主面上淀积10<SUP>16</SUP>原子数/cm<SUP>3</SUP>以上的杂质,扩散10μm形成阳极区。在N型漏极区的另一主面上用离子注入法形成P型基极区、N型源极区。而在所述另一主面上通过控制栅氧化膜形成控制极。在所述漏极区内,有选择地设置低寿命层。因此即使长时间保持在高温状态下,也能防止Fe污染引起的器件特性的变化。 | ||
申请公布号 | CN1159657A | 申请公布日期 | 1997.09.17 |
申请号 | CN96123276.5 | 申请日期 | 1996.12.19 |
申请人 | 东芝株式会社 | 发明人 | 押野雄一 |
分类号 | H01L29/70 | 主分类号 | H01L29/70 |
代理机构 | 上海专利商标事务所 | 代理人 | 孙敬国 |
主权项 | 1.一种半导体器件,包括:在第1导电型的漏极区的一主面上形成第2导电型的阳极区域,在所述第1导电型的漏极区的另一主面上形成第1导电型的源极区及第2导电型的基极区,在所述第1导电型的漏极区的另一主面上形成控制极的非击穿型IGBT,其特征在于,在所述第1导电型的漏极区的内部,有选择地设置低寿命层,所述第2导电型的阳极区具有7μm以上的深度,而且具有1016原子数/cm3以上的杂质浓度。 | ||
地址 | 日本国神奈川县 |