| 主权项 |
1.一种具有一低电极之半导体记忆装置的电容器,在其中,一第一导电层和一第二导电层系分别被沈积且一HSG层系被选择地形成于该低电极的表面上,其中该第一导电层系由具有一第一杂质浓度的一非晶质矽薄膜形成;及该第二导电层系由具有一第二杂质浓度的一非晶质矽薄膜构成,该第二杂质浓度系比该第一杂质浓度高。2.如申请专利范围第1项所述之半导体记忆装置的电容器,其中,该等杂质是磷(P)或者砷(As)。3.一种具有一低电极之半导体记忆装置的电容器,在其中,一第一导电层和一第二导电层系分别被沈积且一HSG层系被选择地形成于该低电极的表面上,其中该第一导电层系由具有一第一杂质浓度的一多晶质矽薄膜构成;及该第二导电层系由具有一第二杂质浓度的一非晶质矽薄膜构成,该第二杂质浓度系比该第一杂质浓度高。4.如申请专利范围第3项所述之半导体记忆装置的电容器,其中,一结晶切除薄膜系进一步被设置于该第一导电层与该第二导电层之间。5.如申请专利范围第4项所述之半导体记忆装置的电容器,其中,该结晶切除薄膜最好系为一氧化层。6.一种用于制造半导体记忆装置之电容器的方法,包含如下之步骤:藉着剖份地蚀刻被形成于一半导体基体上的绝缘层来形成部份地暴露该半导体基体的一接触孔;分别形成一第一导电层和一第二导电层于具有该接触孔的该半导体基体上;藉着将该第二导电层和该第一导电层定以图型来形成一低电极图型,在其中,一第一导电层图型和一第二导电层图型系分别被沈积;及藉由一选择HSG形成过程来形成一HSG矽层于该低电极图型的表面上。7.如申请专利范围第6项所述之用于制造半导体记忆装置之电容器的方法,其中,该第一导电层系由具有一第一杂质浓度的一非晶质矽薄膜形成,而该第二导电层系由具有一第二杂质浓度的一非晶质矽薄膜形成,该第二杂质浓度系比该第一杂质浓度高。8.如申请专利范围第6项所述之用于制造半导体记忆装置之电容器的方法,其中,该第一导电层系由具有一第一杂质浓度的一多晶矽薄膜形成,而该第二导电层系由具有一第二杂质浓度的一非晶质矽薄膜形成,该第二杂质浓度系比该第一杂质浓度高。9.一种用于制造半导体记忆装置之电容器的方法,包含如下之步骤:藉着部份地蚀刻被形成于一半导体基体上的绝缘层来形成部份地暴露该半导体基体的一接触孔;连续地形成一第一导电层、一结晶切除薄膜、和一第二导电层于具有该接触孔的该半导体基体上;藉着将该第二导电层、该结晶切除薄膜、和该第一导电层定以图型来形成一低电极图型,在其中,一第一导电层图型、一结晶切除薄膜图型、和一第二导电层图型系连续被沈积;藉由湿蚀刻被置放于该低电极图型之第一与第二导电层图型之间的结晶切除薄膜图型至一预定宽度来形成一侧凹区域;及透过一选择HSG沈积法来形成一HSG矽层于该第二导电层图型的表面上和于该侧凹区域内。10.如申请专利范围第9项所述之用于制造半导体记忆装置之电容器的方法,其中,该第一导电层系由具有一第一杂质浓度的一多晶矽薄膜形成,该结晶切除薄膜系由一氧化薄膜形成,而该第二导电层系由具有一第二杂质浓度的一非晶质矽薄膜形成,该第二杂质浓度系比该第一杂质浓度高。11.如申请专利范围第10项所述之用于制造半导体记忆装置之电容器的方法,其中,该氧化薄膜系由一化学蒸氧沈积法(CVD)或者由热氧化法来形成。12.如申请专利范围第9项所述之用于制造半导体记忆装置之电容器的方法,其中,该用于形成该第一导电层的步骤系包含如下之步骤:沈积具有一第一杂质浓度的一非晶质矽薄膜;及透过热处理结晶该非晶质矽薄膜。图示简单说明:第一至三图系用以说明根据习知技术之用于制造半导体记忆装置之电容器之方法的剖视图;第四图系显示在形成一HSG层于该电容器之低电极中的情况中及在不形成该HSG层的一般情况中,根据杂质掺杂浓度之Cmin/Cmax之改变的图表;第五至七图系用以说明本发明之第一实施例之用于制造半导体记忆装置之电容器之方法的剖视图;第八至十图系用以说明本发明之第二实施例之用于制造半导体记忆装置之电容器之方法的剖视图;第十一至十三图系用以说明本发明之第三实施例之用于制造半导体记忆装置之电容器之方法的剖视图;第十四图系比较根据习知技术在该低电极中之Cmin/Cmax与根据本发明在该低电极中之Cmin/Cmax的图表;及第十五图系显示根据该习知技术与本发明在该低电极中之杂质浓度之绝缘区域中之崩溃电压分布的图表。 |
