INTEGRATED MEMORY WITH DE-ACTIVATABLE DATA OUTPUT

摘要

Dynamischer Speicher, bei dem Bitadressen BADR durch eine fallende Flanke eines Spaltenadresssteuersignals CASN freigebbar sind. Sein durch einen Tristate-Treiber T getriebener Datenausgang DOUT wird in Abhängigkeit der fallenden Flanke hochohmig geschaltet, so dass ein Kurzschluss der Versorgungspotentiale VCC, Masse des Treibers T bei aufeinander folgendem Auslesen zweier voneinander abweichender Daten im Extended-Data-Out-Mode vermieden wird.