存储器电路中的并行输出缓冲器

摘要

一种带有可编程存储器阵列结构和多个数据输出端子的存储器电路，能够在需要少于最大数的输出端子的结构中并联不用的输出缓冲器。输出缓冲器的并行连接改善了输出瞬态特性，并利用其它被中止的输出缓冲器来减少硅面积的浪费。

主权项

1.在一个具有2n个输出端子的存储器电路中，其中n为一个可编程整数，一种用于配置该电路输出结构的方法，包括步骤：(a)提供2m个输出缓冲器，其中的等于n的最大值；(b)对一个X2m结构来说，分别将所述2m个输出缓冲器中的每一个的输出与2m个管脚耦合；(c)对一个X2k结构来说，其中k是小于m的整数，将从2m个输出缓冲器中选出的缓冲器对并行耦合以形成一个成多个并联输缓冲器组，每组的一个输出与一个相应的管脚耦合。