快闪记忆体的制造方法

摘要

本发明是提供一种快闪记忆体的制造方法，其形成直立式的浮接闸极与控制闸极构造，以适用于积集度极高的积体电路，并且分别利用不同的隧穿氧化层进行资料编程与资料抹除，以减少元件损耗程度。其制造方法包括下列步骤：提供一矽基底，其具有一凸出平台；施以一离子掺杂，用以使该凸出平台表面形成一汲极区，以及在该凸出平台两侧的表面形成一源极区；在该凸出平台的侧壁形成一闸极氧化层，使其只露出部分该汲极区的侧壁；在该矽基底上方形成一隧穿氧化层，其厚度小于该闸极氧化层，用以覆盖该汲极区与源极区；在该闸极氧化层与该隧穿氧化层的侧壁形成一浮接闸极层；沈积一介电层；以及在该介电层的侧壁形成一控制闸极层。

主权项

1.一种快闪记忆体的制造方法,包括下列步骤:提供一矽基底,其具有一凸出平台;施以一离子掺杂,用以使该凸出平台表面形成一汲极区,以及在该凸出平台两侧的表面形成一源极区;在该凸出平台的侧壁形成一闸极氧化层,使其只露出部分该汲极区的侧壁;在该矽基底上方形成一隧穿氧化层,其厚度小于该闸极氧化层,用以覆遘茖V极区与源极区;在该闸极氧化层与该隧穿氧化层的侧壁形成一浮接闸极层;沈积一介电层;以及在该介电层的侧壁形成一控制闸极层。2.如申请专利范围第1项所述之制造方法,其中该凸出平台的厚度是介于1000AA至10000AA之间。3.如申请专利范围第1项所述之制造方法,其中该离子掺杂的能量约为50Kev,掺杂剂量约为110记忆体之浮接闸电晶体的剖面示意图;以及第二A图至第二H图绘示根据本发明一较佳实施例,一种快闪记忆体的制程剖面示意图。