电晶体元件的制造方法

摘要

本发明是关于深次微米场效电晶体(Deep-Submicron FET)的制造方法。藉着在矽半导体晶圆上之第一介电层形成第一开口(First Openings)，然后，在所述第一开口的两侧形成第二介电层侧壁物，以缩小所述第一开口成为第二开口。接着，在所述第二层口内形成闸氧化层，然后在所述第二开口内进行『通道掺杂』。接着，形成一层复晶矽层以填满所述第二开口，并利用化学机械式磨光技术去除所述第二开口以外之复晶矽层，以在所述第二开口内形成复晶矽栓柱。最后，去除所述第一介电层和第二介电层侧壁物，形成复晶矽闸极(Polysilicon Gate)。本发明揭露之方法所形成之闸极长度小于微影极限，故能制造深次微米场效电晶体。同时，本发明揭露之方法可以将场效电晶体之『通道掺杂』局限在通道区域（Channel Region)，因此，当制造深之微米场效电晶体而在所述『通道区域』需要非常高的掺杂浓度时，所述『通道区域』以外之矽半导体晶圆的杂质浓度不会昇高，故能降低接面漏电与接面电容，得到具有卓越电性之深次微米场效电晶体。

主权项

1.一种场效电晶体的制造方法,其制程步骤如下:在半导体晶圆上形成一层第一介电层;在所述第一介电层上形成第一开口,所述『第一开口』之区域预备作为所述场效电晶体之闸极;形成一层第二介电层;对所述第二介电层进行回蚀刻,以在所述第一开口的两侧形成第二介电层侧壁物,以形成第二开口;形成所述场效电晶体之闸氧化层;进行所述场效电晶体之『通道掺杂』;形成一层复晶矽层;除去所述第二开口以外之所述复晶矽层,以在所述第二开口内形成复晶矽栓柱;去除所述『第一介电层』和『第二介电层侧壁物』以形成所述场效电晶体之闸极(Gate);形成源极/汲极。2.如申请专利范围第1项之方法,其中所述『闸氧化层』之厚度介于50到200埃之间。3.如申请专利范围第1项之方法,其中所述『复晶矽层』之厚度介于1000到3000埃之间。4.如申请专利范围第1项之方法,其中所述『第一介电层』是二氧化矽,其厚度介于1000到2500埃之间。5.如申请专利范围第1项之方法,其中所述『第二介电层』是二氧化矽,其厚度介于500到2000埃之间。6.如申请专利范围第1项之方法,其中所述第一开口,是利用微影技术与电浆蚀刻技术,而所述电浆蚀刻技术是指磁场增强式活性离子式电浆蚀刻技术或电子回旋共振电浆蚀刻技术或传统的活性离子式电浆蚀刻技术。7.如申请专利范围第1项之方法,其中所述第二介电层之回蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术或电子回旋共振电浆蚀刻技术,或是传统的活性离子式电浆蚀刻技术。8.如申请专利范围第1项之方法,其中所述除去所述第二开口以外之所述复晶矽层,是利用化学机械式磨光技术(Chemical Mechanical Polishing;CMP)或电浆 蚀刻技术(Plasma Etching)。9.一种N通道金氧半场效电晶体(NMOSFET)的制造方法,其制程步骤如下:在P型矽半导体晶圆上形成一层第一介电层;在所述第一介电层上形成第一开口,所述『第一开口』之区域预备作为所述N通道金氧半场效电晶体之闸极;形成一层第二介电层;对所述第二介电层进行回蚀刻,以在所述第一开口的两侧形成第二介电层侧壁物,以形成第二开口;形成所述N通道金氧半场效电晶体之闸氧化层;进行所述N通道金氧半场效电晶体之『通道掺杂』,所述『通道掺杂』仅在所述『第一开口』内之P型矽半导体晶圆表面形成『掺杂区域』;形成一层复晶矽层;除去所述第二开口以外之所述复晶矽层,以在所述第二开口内形成复晶矽栓柱;去除所述『第一介电层』和『第二介电层侧壁物』以形成所述N通道金氧半场效电晶体之闸极(Gate);形成N-淡掺杂源极/汲极;形成一层第三介电层,并利用蚀刻技术对所述第二介电层进行回蚀刻,以在所述『复晶矽闸极』的旁侧形成第三介电层侧壁物;形成N+浓掺杂源极/汲极。10.如申请专利范围第9项之方法,其中所述『闸氧化层』之厚度介于50到200埃之间。11.如申请专利范围第9项之方法,其中所述『复晶矽层』之厚度介于500到1500埃之间。12.如申请专利范围第9项之方法,其中所述『第一介电层』是二氧化矽,其厚度介于1000到4000埃之间。13.如申请专利范围第9项之方法,其中所述『第二介电层』是二氧化矽,其厚度介于1000到2500埃之间。14.如申请专利范围第9项之方法,其中所述第『第三介电层』是二氧化矽,其厚度介于1000到2500埃之间。15.如申请专利范围第9项之方法,其中所述形成第一开口,是利用微影技术与电浆蚀刻技术,而所述电浆蚀刻技术是指磁场增强式活性离子式电浆蚀刻技术或电子回旋共振电浆蚀刻技术或传统的活性离子式电浆蚀刻技术。16.如申请专利范围第9项之方法,其中所述第二介电层之回蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术或是电子回旋共振电浆蚀刻技术,或是传统的活性离子式电浆蚀刻技术。17.如申请专利范围第9项之方法,其中所述除去所述第二开口以外之所述复晶矽层,是利用化学机械式磨光技术(Chemical Mechanical Polishing;CMP)或电浆蚀刻技术(Plasma Etching)。18.如申请专利范围第9项之方法,其中所述第三介电层之回蚀刻,是利用磁场增强性活性离子式电浆蚀刻技术或是电子回旋共振电浆蚀刻技术,或是传统的活性离子式电浆蚀刻技术。19.如申请专利范围第9项之方法,其中所述形成所述『N-淡掺杂源极/汲极』之离子种类是磷原子(P31),其离子布値剂量介于1E13到3E14原子/平方公分之间,离子布値能量则介于20到40Kev之间。20.如申请专利范围第9项之方法,其中所述形成所述『N+浓掺杂源极/汲极』之离子种类是砷原子,其离子布値剂量介于1E15E到5E16原子/平方公分之间,离子布値能量则介于30到100Kev之间。21.一种P通道金氧半场效电晶体(PMOSFET)的制造方法,其制程步骤如下:在N型矽半导体晶圆上形成一层第一介电层;在所述第一介电层上形成第一开口,所述『第一开口』之区域预备作为所述P通道金氧半场效电晶体之闸极;形成一层第二介电层;对所述第二介电层进行回蚀刻,以在所述第一开口的两侧形成第二介电层侧壁物,以形成第二开口;形成所述P通道金氧半场效电晶体之闸氧化层;进行所述P通道金氧半场效电晶体之『通道掺杂』,所述『通道掺杂』仅在所述『第一开口』内之N型矽半导体晶圆表面形成『掺杂区域』;形成一层复晶矽层;除去所述第二开口以外之所述复晶矽层,以在所述第二开口内形成复晶矽栓柱;去除所述『第一介电层』和『第二介电层侧壁物』以形成所述P通道金氧半场效电晶体之闸极(Gate);形成P-淡掺杂源极/汲极;形成一层第三介电层,并利用蚀刻技术对所述第二介电层进行回蚀刻,以在所述『复晶矽闸极』的旁侧形成第三介电层侧壁物;形成P+浓掺杂源极/汲极。22.如申请专利范围第21项之方法,其中所述『闸氧化层』之厚度介于50到200埃之间。23.如申请专利范围第21项之方法,其中所述『复晶矽层』之厚度介于500到1500埃之间。24.如申请专利范围第21项之方法,其中所述『第一介电层』是二氧化矽,其厚度介于1000到4000埃之间。25.如申请专利范围第21项之方法,其中所述『第二介电层』是二氧化矽,其厚度介于1000到2500埃之间。26.如申请专利范围第21项之方法,其中所述『第三介电层』是二氧化矽,其厚度介于1000到2500埃之间。27.如申请专利范围第21项之方法,其中所述除去所述第一开口,是利用微影技术与电浆蚀刻技术,而所述电浆蚀刻技术是指磁场增强式活性离子式电浆蚀刻技术或电子回旋共振电浆蚀刻技术或传统的活性离子式电浆蚀刻技术。28.如申请专利范围第21项之方法,其中所述第二介电层之回蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术或是电子回旋共振电浆蚀刻技术,或是传统的活性离子式电浆蚀刻技术。29.如申请专利范围第21项之方法,其中所述除去所述第二开口以外之所述复晶矽层,是利用化学机械式磨光技术(Chemical Mechanical Polishing; CMP)或电浆蚀刻技术(Plasma Etching)。30.如申请专利范围第21项之方法,其中所述第三介电层之回蚀刻,是利用磁场增强式活性离子式电浆蚀刻技术或是电子回旋共振电浆蚀刻技术,或是传统的活性离子式电浆蚀刻技术。31.如申请专利范围第21项之方法,其中所述形成所述『P-淡掺离源极/汲极』之种子种类是硼原子。32.如申请专利范围第21项之方法,其中所述形成所述『P+浓掺离源极/汲极』之离子种类是硼原子。图示简单说明:图一到图六是制造金氧半场效电晶体(MOSFET)之传统方法的制程剖面示意图(Process Cross Section)。图七至图十六是本发明之实施例的制程剖面示意图。图一是形成隔离金氧半场效电晶体所需要的场氧化层后的制程剖面示意图;图二是形成金氧半场效电晶体之闸氧化层,并进行所述金氧半场效电晶体之通道掺杂(Channel Doping),以调整所述金氧半场效电晶体之临界电压(ThresholdVoltage)后的制程剖面示意图;图三是形成一层复晶矽(Polysilicon),并利用微影技术与电浆蚀刻技术蚀去所述复晶矽以形成金氧半场效电晶体之闸极(Gate Electrode)后的制程剖面示意图;图四是形成金氧半场效电晶体之N-淡掺杂源极/汲极后的制程剖面示意图;图五是形成一层二氧化矽(Silicon Dioxide),并对所述二氧化矽进行垂直单向性的回蚀刻(AnisotropicEtchback),以在所述闸极之二侧形成二氧化矽侧壁子(Silicon Dioxide Spacer)后的制程剖面示意图;图六是利用离子布植形成金氧半场效电晶体之N+浓掺杂源极/汲极后的制程剖面示意图;图七是在矽半导体晶圆形成一层第一介电层后的制程剖面示意图;图八是利用微影技术与电浆蚀刻技术蚀去所述第一介电层以形成『第一开口』后的制程剖面示意图;图九是形成一层第二介电层后的制程剖面示意图;图十是利用电浆蚀刻技术对所述第二介电层进行回蚀刻,以在所述『第一开口』的旁侧形成第二介电层侧壁子后的制程剖面示意图;图十一是形成金氧半场效电晶体之闸氧化层后的制程剖面示意图;图十二是以所述第一介电层与第二介电层侧壁子作为离子布植保护罩,利用离子布植技术在所述『第二开口』内进行『通道掺杂』后的制程剖面示意图;图十三是形成一层复晶矽层(Polysilicon)后的制程剖面示意图,所述复晶矽层填满所述第二开口;图十四是利用化学机械式磨光技术(ChemicalMechanicalPolishing;CMP)去除所述第二开口以外之复晶矽层的制程剖面示意图。图十五是完成化学机械式磨光之制程剖面示意图;图十六是去除所述第一介电层和第二介电层侧壁物以形成复晶矽闸极(Polysilicon Gate)后的制程剖面示意图。