发明名称 | 具抗扰性的动态CMOS电路 | ||
摘要 | 一种抗扰性有所改进的动态CMOS电路,包括:第一和第二NFET叠置器件,分别连接在地与第一节点之间。输入节点接离接地点最近的第一NFET器件,时钟节点接离第一节点最近的第二NFET器件。第一节点与叠置的NFET器件形成的一个节点之间连接有一个PFET器件。第一NFET器件和PFET器件形成供接收输入信号用的倒相器,通过调节倒相器的PFET/NFET比值调节倒相器的转接点,从而提高电路的抗扰性。 | ||
申请公布号 | CN1154604A | 申请公布日期 | 1997.07.16 |
申请号 | CN96122428.2 | 申请日期 | 1996.10.03 |
申请人 | 国际商业机器公司 | 发明人 | J·J·科维诺 |
分类号 | H03K19/017 | 主分类号 | H03K19/017 |
代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 萧掬昌;傅康 |
主权项 | 1.一种高速CMOS接收电路,包括:第一和第二叠置的NFET器件,连接在第一节点与地之间,第二NFET器件离接地点最近;一个数据输入端,连接到所述第二NFET器件,所述数据输入端有噪声;一个时钟输入端,连接到所述第一NFET器件,所述时钟输入端较相对地静噪;一个PFET器件,连接在一个源极电压与由第一和第二NFET器件形成的一个节点之间,PFET器件连接到所述数据输入端,从而使PFET器件和第二NFET器件形成一个倒相器,通过调节PFET/NFET比值来设定输入信号断路点,从而提高了接收电路的抗扰性。 | ||
地址 | 美国纽约州 |