数字处理装置

摘要

数字处理装置P1包括产生锁定在视频信号的水平同步信号H.sync.上的第一时钟信号Scl的高速响应PLL(13)，模数转化装置19根据Scl把输入视频信号Sv转换成数字视频信号SVc。写控制器7基于Scl控制视频存储器6以存储Svc。低速响应PLL(15)基于包括在Sv中的垂直同步信号V.sync.产生第二时钟信号Sc2。读控制器8基于信号Sc2控制视频存储器6以从其中读出数字化视频信号Svc。

主权项

1.一种数字处理装置(P1)，用于处理包括具有第一预定频率的第一同步信号(H.sync.)及具有小于所述第一预定频率的第二预定频率的第二同步信号(V.sync.)的模拟量源信号(Sv)，所述装置包括：第一参考信号发生装置(2和12)，用于基于所述第一同步信号(H.sync.)产生第一参考信号(Sf1)；第二参考信号发生装置(2和12)，用于基于所述第二同步信号(V.sync.)产生第二参考信号(Sf2)；第一时钟信号发生装置(13)，用于产生其相位锁在所述第一参考信号(Sf1)上的第一时钟信号(Sc1)；一个模数转化装置(5)，用于根据所述第一时钟信号(Sc1)采样所述模拟量源信号(Sv)以产生数字化源信号(Svc)；一个存储装置(6)，用于至少存储一场数字化信号；一个写控制装置(7)，用于基于所述第一参考信号(Sf1)及所述第一时钟信号(Sc1)控制所述存储装置(6)以存储所述数字化源信号(Svc)；第三参考信号发生装置(14)，用于基于所述第二时钟信号(Sc2)产生第三及第四参考信号(Sf3和Sf4)，第三及第四参考信号(Sf3和Sf4)的每个具有一个为所述第二时钟信号(Sc2)分谐波的预定频率；一个第二时钟信号发生装置(15)，用于产生与第二及第三参考信号(Sf2和Sf3)同步的第二时钟信号(Sc2)；一个读控制装置(8)，用于基于所述第三参考信号(Sf3)和所述第二时钟信号(Sc2)控制所述存储装置(6)以从其中读出所述存储的数字化源信号(Sv′)。