| 主权项 |
1.一种三阶式唯读记忆体的结构,由复数个金氧半导体记忆单元所构成,其包括:复数个源/汲极,用以作为位元线;复数个位于该源/汲极之间的通道区,而该些通道区具有不同的杂质浓度;位于该些通道区的闸极结构以作为字元线;以及复数个选择性位于该些闸极结构上方的覆盖物2.如申请专利范围第1项所述之构造,其中该覆盖物的材料系复晶矽。3.如申请专利范围第1项所述之构造,其中该覆盖物的材料系金属层。4.如申请专利范围第1项所述之构造,其中该覆盖物的材料系氧化物。5.如申请专利范围第1项所述之构造,其中该覆盖物的材料系氮化物。6.一种三唯读记忆体的制造方法,包括下列步骤:(a)提供一基底;(b)形成复数个具源/汲极、位于该源/汲极间之通道、及该通道上方之闸极的金氧半导体结构,其以该源/汲极为位元线,且以该闸极为字元线;(c)在该些金氧半导体结构上依序形成一介电层与一遮盖层;(d)将上述金氧半导体结构区分为第一类记忆单元、第二类记忆单元、与第三类记忆单元;(e)进行第一次编码程序,在该第一类记忆单元的闸极上方形成一光阻,并施以一蚀刻程序,去除该第二、第三类记忆单元上的该遮蔽层,以及该第一类记忆单元上未被该光阻覆盖的遮蔽层,而在第一类记忆单元上留下一覆盖物;以及(f)进行第二次编码程序,选择该第一类记忆单元与该第二类记忆单元的通道区进行离子植入,以调整该第一类记忆单元与该第二类记忆单元的起始电压,完成三阶唯读记忆体的制造。7.如申请专利范围第6项所述之方法,其中该基底系矽基底。8.如申请专利范围第6项所述之制造方法,其中步骤(f)第二次编码程序更包括下列步骤:涂布一光阻层以覆盖该第一类记忆单元、第二类记忆单元、第三类记忆单元;经过曝光、显影去除该第一类记忆单元与第二类记忆单元通道区上方的光阻层;以及施以一离子植入程序,用以调整该第一类记忆单元与第二类记忆单元的通道杂质浓度。9.一种三阶唯读记忆体的制造方法,包括下列步骤:(a)提供一基底;(b)形成复数个具源/汲极、位于该源/汲极间之通道、及该通道上方之闸极的金氧半导体结构,其以该源/汲极为位元线,且以该闸极为字元线;(c)在该些金氧半导体结构上依序形成一介电层与一遮盖层;(d)将上述金氧半导体结构区分为第一类记忆单元、第二类记忆单元、与第三类记忆单元;(e)进行第一次编码程序,在该第一类记忆单元与该第三类记忆单元的闸极上方形成一光阻,并施以一蚀刻程序,以去除该第二类记忆单元上的该遮蔽层,以及该第一类记忆单元与该第三类记忆单元未被该光阻覆盖的遮蔽层,而在第一类记忆单元与该第三类记忆单元上留下一覆盖物;以及(f)进行第二次编码程序,选择该第一类记忆单元与该第二类记忆单元的通道区进行离子植入,以调整该第一类记忆单元与第二类记忆单元的起始电压,完成三阶唯读记忆体的制造。10.如申请专利范围第9项所述之制造方法,其中,该基底系矽基底。11.如袖请专利范围第9项所述之制造方法,其中步骤(f)第二次编码程序更包括下列步骤:涂布一光阻层以覆盖该第一类记忆单元、第二类记忆单元、第三类记忆单元;经过曝光、显影步骤去除该第一类记忆单元与第二类记忆单元通道区上方的光阻层;以及施以一离子植入程序,用以调整该第一类记忆单元与第二类记忆单元的通道杂质浓度。图示简单说明:第一图绘示一种唯读记忆体的记忆单元在积体电路布局的上视图;第二图绘示不同记忆单元经由对指定通道区之离子植入使分别产生之起始电压 VT、VT1.VT2 对汲极电流之曲线图;第三A图至第三B图绘示本发明一较佳实施例之所提供的记忆单元制程剖面图;第四A图与至四D图是本发明较佳实施例唯读记忆体之程序之制程剖面图; |
