| 主权项 |
1.一种半导体记忆装置,主要包含:记忆单元阵列,配置有复数记忆体单元;阵列偏压机构,供给一定的偏压电压给该记忆体单元阵列所形成的基板区域;周边电路,将该记忆体单元阵列驱动成选择状态;及周边偏压机构,供给偏压电压予该周边电路所形成的基板区域,该周边偏压机构尚包含一种偏压控制机构,使得当资料保持模式指示信号活化时,周边偏压机构所供给的偏压电压之绝对値大于当资料保持模式指示信号非活化时者。2.如申请专利范围第1项之半导体记忆装置,其中该周边偏压机构包含:偏压产生机构,产生绝对値较电压源为大的电压;及作为该偏压控制机构的选择机构,当该资料保持模式指示信号活化时,选择该偏压产生机构所产生的电压,且当该资料保持模式指示信号非活化时,选择电压源,并将该选择的电压供予该周边电路所形成的基板区域。3.如申请专利范围第1或2项之半导体记忆装置,其中该周边电路包含:一种电晶体元件,该电晶体元件系形成于一第二井上,该第二井系形成于一第一井的表面上,该第一井系形成于第一导电型半导体层表面,其中该第一井具有第二导电型且由该电压源所偏压,该第二井具有第一导电型且接受来自周边偏压机构的偏压电压。4.如申请专利范围第1项之半导体记忆装置,其中该周边电路包含:第一导电型的第一金氧半场效电晶体及第二导电型的第二金氧半场效电晶体;该周边偏压机构包含:产生第一偏压电压的机构,该第一偏压电压被加至该第一金氧半场效电晶体所形成的基板区域;及产生第二偏压电压的机构,该第二偏压电压被加至该第二金氧半场效电晶体所形成的基板区域;该偏压控制机构包含一种因应于资料保持模式指示信号的活化而增大第一及第二偏压电压的绝对値的机构。5.如申请专利范围第4项之半导体记忆装置,其中该半导体记忆装置具有两个操作电源,一者作为第一电压源,另一者作为第二电压源,其中:该第一金氧半场效电晶体形成于第一导电型半导体层的表面,且系形成于被供给该第一偏压电压的第二导电型的第一井内;该第二金氧半场效电晶体形成于该半导体层表面而与该第一井相间隔,其形成于位在第二井表面上的第三井内,该第二井具有第二导电型具且被供给予第一电压源;该第三井具有第一导电型且被供给予第二电压源;该第一偏压电压的绝对値较该第一电压源为大,且该第二偏压电压的绝对値较该第二电压源为大。6.如申请专利范围第1项之半导体记忆装置,其中该周边偏压机构包含:时序信号产生机构,周期性地产生时序信号;参考电位产生机构,因应于该时序信号而进行电荷提升动作,产生参考电位;控制信号产生机构,因应于该时序信号而产生比较控制信号;比较机构,因应于该比较控制信号而被活化,比较该参考电位与输出节点的电压,输出该比较结果的信号;反覆信号产生机构,当该比较机构显示出该参考电位的绝对値较该输出节点电压的绝对値为大的比较结果时,其会被活化,而周期性地产生反覆信号;及偏压产生机构,根据来自该反覆信号产生机构的反覆信号而进行电荷提升动作,输出偏压电压到该输出节点。7.如申请专利范围第6项之半导体记忆装置,其中尚包含:第一偏压保持机构,因应于该时序信号而进行电荷提升动作,供给电荷予该输出节点,其所具有的电荷供给力较该偏压产生机构的电荷供给力为小;第二偏压保持机构,因应于该记忆体单元的选择动作开始指示信号而进行电荷提升动作,供给电荷予该输出节点,其所具有的电荷供给力较第一偏压保持机构者为大。8.如申请专利范围第6项之半导体记忆装置,其中该控制信号产生机构包含:产生第一及第二控制信号的机构,该等控制信号系因应于时序信号而在不同期间被活化,该比较机构包含:预充(放)电机构,因应于该第一控制信号的活化而将第一及第二节点预充(放)电至预定电位;比较级,比较该参考电位与该输出节点的电位,将因应于两者的差値所得的电流供给予该第一及第二节点;及差动放大级,因应于该第二控制信号的活化而将第一及第二节点的电位差动式地放大,输出该结果。9.如申请专利范围第8项之半导体记忆装置,其中该比较级包含:第一金氧半场效电晶体,接于电源节点与第一节点之间,且闸电极接受该参考电位;第一切断机构,连接成接受该第一节点的电位,因应于该第一节点的电位,切断流过位于电压源节点与第一节点之间的第一金氧半场效电晶体之电流路径;第二金氧半场效电晶体,接于电压源节点与第二节点之间,且闸电极接受该输出节点的电位;及第二切断机构,连接成接受该第二节点的电位,因应于该第二节点的电位,切断流过位于电压源节点与第二节点之间的第二金氧半场效电晶体之电流路径。10.如申请专利范围第2项之半导体记忆装置,其中电压源包含:作为单方的操作电源之第一电压源;及作为另一方的操作电源之第二电压源,该选择机构包含:大小变换机构,将该资料保持模式指示信号变换为该偏压电压及第一电压源大小的信号,且产生彼此互补的第一及第二选择信号;第一金氧半场效电晶体,因应于来自该大小变换机构之第一选择信号的活化而导通,将该偏压电压传达给输出节点;及第二金氧半场效电晶体,因应于来自该大小变换机构之第二选择信号的活化而导通,将该第二电压源传达给该输出节点,该第二金氧半场效电晶体的背闸极连接成接受来自该偏压电压。11.如申请专利范围第4项之半导体记忆装置,其中具有第一偏压电压之大小为大于或等于 2.0 伏特之正电压源,以及第二偏压电压之大小为小于或等于接地电压。图示简单说明:图一表示根据本发明的半导体记忆装置之基本动作的波形图;图二为本发明的动作原理之说明图;图三表示根据本发明的半导体记忆装置之全体构造的略图;图四表示根据本发明的半导体记忆装置之阵列部及周边电路部的构造图;图五(A)表示图三所示再新 (self-refresh) 控制电路及控制信号产生电路的构造,图五(B)表示图五(A)电路动作的波形图;图六表示图五所示 SELF 产生电路之构造的略图;图七表示图六所示 SELF 产生电路之具体构造图;图八表示图六及图七所示 SELF 产生电路之动作的波形图;图九表示图三所示周边偏压电路的 PMOS 电晶体基板偏压电压产生部之构造的略图;图十表示当电源加予图九所示电路之动作的波形图;图十一表示图九所示振荡电路之具体构造图;图十二表示图九所示参考电位产生电路之具体构造图;图十三(A)表示图九所示控制信号产生电路的具体构造,图十三(B)表示其动作波形图;图十四表示图九所示差动放大电路之具体构造图;图十五表示图十四所示差动放大电路之动作的波形图;图十六表示图九所示反覆信号产生电路之具体构造图;图十七表示图九所示 VPB 产生电路之具体构造图;图十八表示图九所示第一 VPB 大小保持电路之具体构造图;图十九表示图九所示第二 VPB 大小保持电路之具体构造图;图二十(A)表示图九所示选择电路的具体构造,(B)表示其动作波形图;图二一表示图三所示周边偏压电路的 NMOS 电晶体基板区域偏压电压产生部之构造的略图;图二二表示当电源加予图二一所示电路之动作的波形图;图二三表示图二一所示参考电位产生电路之具体构造;图二四(A)表示图二一所示差动放大电路的构造,(B)表示其动作波形图;图二五表示图二一所示反覆信号产生电路之具体构造;图二六表示图二一所示 VNB 产生电路之具体构造图;图二七表示图二一所示第一 VNB 大小保持电路之具体构造图;图二八表示图二一所示第二 VNB 大小保持电路之具体构造图;图二九(A)表示图二一所示选择电路的具体构造,(B)表示其动作波形图;图三十(A)表示周边电路的 CMOS 电晶体之断面构造的略图,(B)表示(A)构造的等放电路;图三一表示图三所示阵列偏压电路之构造的方块图;图三二表示图三所示阵列偏压电路之另一种实施例的构造图;图三三为 MOS 电晶体的次临界电流之说明图;图三四表示习知的半导体记忆装置之构造的略图;图三五表示图三四所示的半导体记忆装置之动作的波形图;图三六表示作为图三四所示的内部电路之构成元件的MOS 电晶体;图三七表示图三四所示的内部电路所包含的记忆体阵列部之记忆体单元的构造;图三八(A)表示图三七所示的记忆体单元之动作的波形图,(B)为用以说明其问题点的图。 |
