半导体电路设计验证设备

摘要

在本半导体电路设计验证设备中，其寄生器件恢复部分在输入的设计信息的基础上将寄生在连接构成半导体电路的多个有源器件的一个信号线上的寄生器件恢复；其时间常数计算部分连同由寄生器件恢复部分恢复的寄生器件一起计算每个有源器件和下一级有源器件之间的时间常数；其输出数据产生部分与半导体电路的设计信息的至少一个部分一起输出与所计算的时间常数有关的信息。

主权项

1.一种半导体电路设计验证设备，其特征包括：一个设计信息输入装置，用于输入一个半导体电路的设计信息，一个寄生器件恢复装置，用于在用上述设计信息输入装置输入的设计信息的基础上恢复寄生在连接构成上述半导体电路的多个有源器件的一个信号线上的一个寄生器件，一个时间常数计算装置，用于连同寄生在连接有源器件的信号线上并用上述寄生器件恢复装置恢复的寄生器件一起计算在上述多个有源器件中的每个有源器件与一个下一级有源器件之间的一个时间常数，以及一个时间常数信息输出装置，用于连同上述半导体电路的设计信息的至少一个部分输出与用上述时间常数计算装置计算的时间常数有关的信息。