| 发明名称 |
Clock frequency multiplier using a delay line loop |
| 摘要 |
|
| 申请公布号 |
GB2308250(A) |
申请公布日期 |
1997.06.18 |
| 申请号 |
GB19960022934 |
申请日期 |
1996.11.04 |
| 申请人 |
* ALTERA CORPORATION |
发明人 |
JOHN E * TURNER;BEHZAD * NOUBAN |
| 分类号 |
H03K5/00;H03K5/159;H03L7/081;H03L7/16;(IPC1-7):H03K5/159 |
主分类号 |
H03K5/00 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
