| 主权项 |
1.一种具有电容器的半导体记忆体元件包括:一基底;一转移电晶体,形成在该基底上,并包括汲极和源极区;以及一储存电容器,电性耦接到该转移电晶体的的汲极和源极区之一上,该储存电容器包括:一类树干状导电层,具有一底部,电性耦接到该转移电晶体的该汲极和源极区之一上,该类树干状导电层又具有一向上延伸部,以一大致向上的方向,从该底部延伸出,一类树枝状的上导电层,电性耦接在该类树干状导电层上方,至少一类树枝状的下导电层,具有一似L型的剖面,该类树枝状的下导电层连接到该类树枝状的上导电层之下表面上,该类树干状导电层、类树枝状的上导电层、和类树枝状的下导电层构成该储存电容器的一储存电极,一介电层,形成在该类树干状导电层、类树枝状的上导电层、和类树枝状的下导电层曝露出的表面上,以及一上导电层,形成在该介电层上,以构成该储存电容器的一相对电极。2.如申请专利范围第1项所述之半导体记忆体元件,其中该储存电容器包括二个大致平行的类树枝状下导电层,每一个均具有一似L型的剖面,且均连接到该类树枝状的上导电层之下表面。3.如申请专利范围第1项所述之半导体记忆体元件,其中该储存电容器更包括第一第二类树枝状导电层,其具有一末端连接在该类树干状导电层的外表面上、以及一往外延伸部,以一大致水平的方向,从该本端往外延伸出。4.如申请专利范围第3项所述之半导体记忆体元件,其中第二类树枝状导电层系位在该类树枝状的下导电层的下方。5.如申请专利范围第1项所述之半导体记忆体元件,其中该类树枝状的下导电层具有一似双L形的剖面。6.如申请专利范围第1项所述之半导体记忆体元件,其中该类树枝状的上导电层包括一央部份电性耦接在该类树干状导电层的上表面;以及一往外延伸部从该中央部份往外延伸出。7.如申请专利范围第6项所述之半导体记忆体元件,其中该类树枝状的下导电层包括一第一延伸部连接到该类树枝状的上导电层之下表面上,且大致往下延伸;以及一第二延伸部大致从该第一延伸部往外延伸。8.如申请专利范围第1项所述之半导体记忆体元件,其中该类树枝状的下导电层包括一内表面连接到该类树干状导电层的外表面。9.如申请专利范围第1项所述之半导体记忆体元件,其中该类树干状导电层更包括一向外延伸部,以一大致水平的方向,从该向上延伸部往外延伸出。10.一种具有电容器的半导体记忆体元件包括:一基底;一转移电晶体,形成在该基底上,并包括汲极和源极区;以及一储存电容器,电性耦接到该转移电晶体的汲极和源极区之一上,该储存电容器包括:一类树干状导电层,具有一底部,电性耦接到该转移电晶体的该汲极和源极区之一上,该类树干状导电层又具有一向上延伸部,以一大致向上的方向,从该底部延伸出,一类树枝的上导电层,电性耦接在该类树干状导电层上方,至少一类树枝状的下导电层,包括至少一第一延伸段和一第二延伸段,该第一延伸段的一末端连接到该类树枝状的上导电层之下表面上,该第二延伸段以一角度,该第一延伸段的另一末端延伸出,该类树干状导电层、类树枝状的上导电层、和类树枝状的下导电层构成该储存电容器的一储存电极,一介电层,形成在该类树干状导电层、类树枝状的上导电层、和类树枝状的下导电层曝露出的表面上,以及一上导电层,形成在该介电层上,以构成该储存电容器的一相对电极。11.如申请专利范围第10项所述之半导体记忆体元件,其中该储存电容器包括二个大致平行的类树枝状下导电层,每一个均连接到该类树枝状的上导电层之下表面上。12.如申请专利范围第10项所述之半导体记忆体元件,其中该储存电容器更包括-第二类树枝状导电层,其具有一末端连接在该类树干状导电层的外表面上、以及一往外延伸部从该末端往外延伸出。13.如申请专利范围第12项所述之半导体记忆体元件,其中第二类树枝状导电层系位在该类树枝状的下导电层的下方,且大致以水平方向延伸。14.如申请专利范围第10项所述之半导体记忆体元件,其中该类树枝状的下导电层具有一似双L型的剖面。15.如申请专利范围第10项所述之半导体记忆体元件,其中该类树枝状的上导电层包括一中央部份电性耦接在该类树干状导电层的上表面;以及一往外延伸部从该中央部份往外延伸出。16.如申请专利范围第15项所述之半导体记忆体元件,其中该类树枝状下导电层的第一延伸段系大致从该类树枝状的上导电层往下延伸,且该第二延伸段则大致从该第一延伸部往外延伸。17.如申请专利范围第16项所述之半导体记忆体元件,其中该类树枝状的下导电层更包括一第三延伸段大致从该第二延伸段往下延伸出;以及一第四延伸段大致从该第三延伸段往外延伸出。18.如申请专利范围第10项所述之半导体记忆体元件,其中该类树枝状的下导电层包括一内表面连接到该类树干状导电层的外表面。19.如申请专利范围第10项所述之半导体记忆体元件,其中该类树干状导电层更包括一向外延伸部,以一大致水平的方向,从该向上延伸部往外延伸出。20.一种具有电容器的半导体记亿体元件:一基底;一转移转电晶体,形成在该基底上,并包括汲极和源极区;以及一储存电容器,电性耦接到该转移电晶体的汲极和源极区之一上,该储存电容器包括:一类树干状导电层,具有一底部,电性耦接到该转移电晶体的该汲极和源极区之一上,该类树干状导电层又具有一柱形延伸部,以一大致向上的方向,从该底部延伸出,一类树枝状的上导电层,电性耦接在该类树干状导电层上方,至少一类树枝状的下导电层,具有一末端连接到该类树枝状的上导电层之下表面上,该类树枝状的下导电层又具有一向外延伸部,从该末端往外延伸出,该类树干状导电层、类树枝状的上导电层、和类树枝状的下导电层构成该储存电容器的一储存电极,一介电层,形成在该类树干状导电层、类树枝状的上导电层、和类树枝状的下导电曝露出的表面上,以及一上导电层,形成在该介电层上,以构成该储存电容器的一相对电极。21.如申请专利范围第20项所述之半导体记忆体元件,其中该类树枝状下导电层的该向外延伸部具有一多节弯摺形状的剖面。22.如申请专利范围第20项所述之半导体记忆体元件,其中该储存电容器包括复数个大致平行延伸的类树枝状下导电层,每一个类树枝状下导电层的一末端均连接在该类树枝状上导电层的下表面上。23.一种具有电容器的半导体记亿体元件:一基底;一转移电晶体,形成在该基底上,并包括汲极和源极区;以及一储存电容器,电性耦接到该转移电晶体的汲极和源极区之一上,该储存电容器包括:一类树干状导电层,具有一底部,电性耦接到该转移电晶体的该汲极和源极区之一上,该类树干状导电层又具有一向上延伸部,以一大致向上的方向,从该底部延伸出,至少一类树枝状导电层,包括至少一第一延伸段、一第二延伸段、和一第三延伸段,该第一延伸段接到该类树干状导电层之外表面上,该第二延伸段以一第一角度,从该第一延伸段延伸出,该第三延伸段则以一第二度角,从该第二延伸段延伸出,该类树干状导电层和类树枝状导电层构成该储存电容器的一储存电极,一介电层,形成在该类树干状导电层和类树枝状导电层曝露出的表面上,以及一上导电层,形成在该介电层上,以构成该储存电容器的一相对电极。24.如申请专利范围第23项所述之半导体记忆体元件,其中该类树干状导电层的该向上延伸部包括一中空的部份。25.如申请专利范围第24项所述之半导体记忆体元件,其中该类树干状导电层的具有一似U形的剖面。26.如申请专利范围第23项所述之半导体记忆体元件,其中该类树干状导电层包括一下树干部电性耦接到该转移电晶体的该汲极和源极区之一上;以及一上树干部从该下干部的上表面延伸出,且具有一似T形的剖面。27.如申请专利范围第26项所述之半导体记忆体元件,其中该类树枝状导电层系连接在该上树干部的外表面上。28.如申请专利范围第23项所述之半导体记忆体元件,其中该类树干状导电层包括一下树干部电性耦接到该转移电晶体的该汲极和源极区之一上;以及一上树干部从该下树干部的上表面延伸出,且具有一似中空管状的剖面。29.如申请专利范围第28项所述之半导体记忆体元件,其中该类树枝状导电层系连接在该上树干部的外表面上。30.如申请专利范围第23项所述之半导体记忆体元件,其中该类树干状导电层具有一似T型的剖面。31.如申请专利范围第23项所述之半导体记忆体元件,其中该第一延伸段系大致从该类树干状导电层之外表面往外延伸出,该第二延伸段大致从该第一延伸段往下延伸出,该第三延伸段则大致从该第二延伸段往外延伸出。图示简单说明:第1图是-DRAM元件的一记忆单元之电路示意图。第2A至2G图系一系列剖面图,用以解释本发明的一种半导记忆元件制造方法之第一较佳实施例,以及本发明的一种半导体记忆元件之第一较佳实施例。第3A至3D图系一系列剖面图,用以解释本发明的一种半导体记忆元件制造方法之第二较佳实施例,以及本发明的一种半导体记忆元件之第二较佳实施例。第4A至4C图系一系列剖面图,用以解释本发明的一种半导体记忆元件制造方法之第三较佳实施例,以及本发明的一种半导体记忆元件之第三较佳实施例。第5A至5C图系一系列剖面图,用以解释本发明的一种半导体元件制造方法之第四较佳实施例,以及本发明的一种半导体记忆元件之第四较佳实施例。第6A至6D图系一系列剖面图,用以解释本发明的一种半导体记忆元件制造方法之第五较佳实施例,以及本发明的一种半导体记忆元件之第五较佳实施例。第7A至7E图系一系列剖面图,用以解释本发明的一种半导体记忆元件制造方法之第六较佳实施例,以及本发明的一种半导体记忆元件之第六较佳实施例。第8A至8E图系一系列剖面图,用以解释本发明的一种半导体记忆元件制造方法之第七较佳实施例,以及本发明的一种半导体记忆元件之第七较佳实施例。第9A至9B图系剖面图,用以解释本发明的一种半导体记忆元件制造方法之第八较佳实施例,以及本发明的一种半导体记忆元件之第八较佳实施例。第10A至10E图系一系列剖面图,用以解释本发明的一种半导体记忆元件制造方法之第九较佳实施例,以及本发明的一种半导体记忆元件之第九较佳实施例。第11A至11B图系剖面图,用以解释本发明的一种半导体记忆元件制造方法之第十较佳实施例,以及本发明的一种半导体记忆元件之第十较佳实施例。第12A至10C图系一系列剖面图,用以解释本发明的一种半导体记忆元件制造方法之第十一较佳实施例,以及本发明的一种半导体记忆元件之第十一较佳实施例。第13A至11B图系剖面图,用以解释本发明的一种半导体记忆元件制造方法之第十二较佳实施例,以及本发明的一种半导体记忆元件之第十二较佳实施例。 |
