| 发明名称 |
LOGICAL INTEGRATED CIRCUIT AND FAILURE TEST METHOD THEREFOR |
| 摘要 |
|
| 申请公布号 |
JPH09127203(A) |
申请公布日期 |
1997.05.16 |
| 申请号 |
JP19950287092 |
申请日期 |
1995.11.06 |
| 申请人 |
OKI ELECTRIC IND CO LTD |
发明人 |
SATO KEIICHI;TAKEMOTO MITSUO |
| 分类号 |
G01R31/317;G01R31/28;H01L21/822;H01L21/8234;H01L27/04;H01L27/088;H03K19/00;(IPC1-7):G01R31/28;H01L21/823 |
主分类号 |
G01R31/317 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
