一种微小化与整合化印刷式晶片电阻器

摘要

一种微小化与整合化印刷式晶片电阻器﹐其系于晶片电阻器之基层上﹐先以印刷制程于基层上形成一电阻层﹐再于电阻层上﹐施行导体层的印刷制程﹔藉此﹐得到电阻层在下导电层在上之晶片电阻器﹐减少传统制造晶片电阻器所需的重叠空间尺寸﹐而大幅度提升晶片电阻器印刷可应用之空间﹐以使晶片电阻器获得最小可能尺寸﹐因此﹐使后续制程之良率获得重大改善﹐并使其信赖度优于传统之晶片电阻器者。

主权项

1. 一种微小化与整合化印刷式晶片电阻器,包括有:一基层、一电阻层以及一导体层;其特征在于:电阻层系形成于基层上,电阻层上则为导体层,导体层与电阻层系部份重叠者。2. 如申请专利范围第1项之微小化与整合化印刷式晶片电阻器,其中,两晶片电阻器单元之两电阻层的间隙并以导体层覆盖者。图示简单说明:第1图为传统晶片电阻器之构成纵截面示意图。第2图为本发明印刷式晶片电阻器之构成纵截面示意图。第3A图-第3C图为本发明印刷式晶片电阻器之制程示意图。第4图为传统印刷制程制造之EIA 0603晶片电阻器的相关尺寸图。第5图为传统印刷制程制造之EIA 0402晶片电阻器的相关尺寸图。第6图为本创作之制程制造之EIA 0603晶片电阻器的相关尺寸图。第7图为本创作之制程制造之EIA 0402晶片电阻器的相关