首页
产品
黄页
商标
征信
会员服务
注册
登录
全部
|
企业名
|
法人/股东/高管
|
品牌/产品
|
地址
|
经营范围
发明名称
LAYOUT FOR LOGIC CIRCUIT
摘要
申请公布号
JPH0997842(A)
申请公布日期
1997.04.08
申请号
JP19950253648
申请日期
1995.09.29
申请人
NEC CORP
发明人
KURODA YASUAKI
分类号
H01L21/82;G06F17/50;(IPC1-7):H01L21/82
主分类号
H01L21/82
代理机构
代理人
主权项
地址
您可能感兴趣的专利
KOKETSUSEN*SENISOYOKAI*KOENSHOKATSUSEIOJUSURUKAIJUGORYUSANHEKISOSAMINOGURUKAN*SORERANOSEIZOHOHOOYOBIKANRENSURUIYAKUSOSEIBUTSU
WEFT INSERTING DEVICE IN JET LOOM
Surface mounted electrical connector for printed circuit boards
内置调光定位套的电筒
一种外注式单体液压支柱
智能水塔自控器
电脑主机的辅助固定座
豆麦联合收割机
气化燃油加热器
自动吸水式植物栽培盆
全自动定向电视机天线
医疗健步鞋垫
便携式输液装置
新型燃油发动机排气污染净化装置
虹吸排污过滤器
车用气袋保护装置
壁挂式电暖器
Polyethylene moulding composition
Method for replacing a tube crossing the closure head of a reactor pressure vessel
Interminded sewing-thread consisting of two components, and method for producing the same