| 主权项 |
1. 一种半导体记忆装置,由包括具有第1,第2驱动电晶体之正反器,及第1,第2转换电晶体之许多记忆体晶胞所构成,其特征为包括:连接邻接之记忆体晶胞之第1转换电晶体之闸极之间,而且由与闸极不同之配线层所形成之第1字线;连接邻接之记忆体晶胞之第2转换电晶体之闸极之间,而且由与闸极不同之配线层所形成之第2字线;及连接第1,第2驱动电晶体之源极领域,而且包括由与第1,第2字线相同之配线层所形成之接地线。2. 如申请专利范围第1项之装置,其中形成第1,第2字线及接地线之配线层系设在形成第1及第2转换电晶体之闸极之配线层上方之第2配线层。3. 如申请专利范围第2项之装置,其中接地线系配置成至少保持与邻接之第1,第2字线间之最小尺寸间隔,同时覆盖第1,第2驱动电晶体之通道领域之一部分或全部之状态。4. 如申请专利范围第3项之装置,其中正反器包括第1,第2负载电晶体或第1,第2负载电阻中之任一方,而接地线系配置在第1,第2负载电晶体之通道领域或第1,第2负载电阻中之任一方与第2,第1驱动电晶体之通道领域之间。5. 如申请专利范围第1项之装置,其中正反器包括第1,第2负载电晶体或第1,第2负载电阻之任一方,而形成第1,第2字线及接地线之配线层系设在第1,第2负载电晶体及第1,第2负载电阻上方之第3或第4配线层之任一方。6. 如申请专利范围第5项之装置,其中接地线系配置成至少与邻接之第1及第2字线之间保持最小尺寸间隔,同时覆盖第1,第2负载电晶体之通道领域或第1,第2负载电阻中之任一方之一部分或全部之状态。7. 如申请专利范围第1,2,3,4,5或6项之装置,其中又包括:连接第1驱动电晶体及第1转换电晶体之吸极领域,与第2驱动电晶体之闸极之第1吸极接点;及连接第2驱动电晶体及第2转换电晶体之吸极领域与第1驱动电晶体之闸极之第2吸极领域,第1吸极接点具有将第2吸极接点侧之角部形成斜角而形成之第1斜角边,第2吸极接点具有将第1吸极接点侧之角部形成斜角而形成之第2斜角边。8. 如申请专利范围第7项之装置,其中在第1斜角边与第2斜角边间之领域内配置接地线。9. 如申请专利范围第8项之装置,其中接地线之轮廓包括面对第1斜角边而且平行于第1斜角边之边,及面对第2斜角边而且平行于第2斜角边之边。10. 如申请专利范围第7项之装置,其中正反器包括第1,第2负载电晶体,经由第2负载电晶体之闸极连接第1驱动电晶体及第1转换电晶体之吸极领域与第2驱动电晶体之闸极,经由第1负载电晶体之闸极连接第2驱动电晶体及第2转换电晶体之吸极领域与第1驱动电晶体之闸极。11. 如申请专利范围第1,2,3,4,5或6项之装置,其中又包括:连接第1驱动电晶体之源极领域与接地线之第1源极接点;连接第2驱动电晶体之源极领域与接地线之第2源极接点,连接第1驱动电晶体及第1转换电晶体之吸极领域与第2驱动电晶体之闸极之第1吸极接点;及连接第2驱动电晶体及第2转换电晶体之吸极领域与第1驱动电晶体之闸极之第2吸极接点,将第1源极接点与第1吸极接点沿着第1方向相距一定间隔配置,而且将第2源极接点与第2吸极接点沿着平行于第1方向之第2方向相距一定间隔配置,将接地线配置成至少与第1,第2吸极接点保持最小尺寸间隔,同时包括第1,第2源极接点之状态。12. 如申请专利范围第1,2,3,4,5或6项之装置,其中又包括:连接第1驱动电晶体之源极领域与接地线之第1源极接点;及连接第2驱动电晶体之源极领域与接地线之第2源极接点,第1驱动电晶体之闸极至少与第1源极接点之各边保持最小尺寸间隔,同时弯曲,第2驱动电晶体之闸极至少与第2源极接点之各边保持最小尺寸间隔,同时弯曲。13. 一种半导体记忆装置,由包括具有第1,第2驱动电晶体之正反器,及第1,第2转换电晶体之许多记忆体晶胞所构成,其特征为包括:连接邻接之记忆体晶胞之第1转换电晶体之闸极间,或邻接之记忆体晶胞之第2转换电晶体之闸极间,或同一记忆体晶胞内之第1,第2转换电晶体之闸极间中之至少一种,而且由与该闸极不同之配线层形成之至少1条字线;连接第1,第2驱动电晶体之源极领域之接地线;连接第1驱动电晶体及第1转换电晶体之吸极领域,与第2驱动电晶体之闸极之第1吸极接点;及连接第2驱动电晶体及第2转换电晶体之吸极领域,与第1驱动电晶体之闸极之第2吸极接点,第1吸极接点具有将第2吸极接点侧之角部形成为斜角而形成之第1斜角边,第2吸极接点具有将第1吸极接点侧之角部形成为斜角而形成之第2斜角边。14. 一种半导体记忆装置,由包括具有第1,第2驱动电晶体之正反器,及第1,第2转换电晶体之许多记忆体晶胞所构成,其特征为包括:连接邻接之记忆体晶胞之第1转换电晶体之闸极间,或邻接之记忆体晶胞之第2转换电晶体之闸极间,或同一记忆体晶胞内之第1,第2转换电晶体之闸极间中之至少一种,而且由与该闸极不同之配线层所形成之至少1条字线;连接第1,第2驱动电晶体之源极领域之接地线;连接第1驱动电晶体之源极领域与接地线之第1源极接点;连接第2驱动电晶体之源极领域与接地线之第2源极接点;连接第1驱动电晶体及第1转换电晶体之吸极领域与第2驱动电晶体之闸极之第1吸极接点;及连接第2驱动电晶体及第2转换电晶体之吸极领域与第1驱动电晶体之闸极之第2吸极接点,将第1源极接点与第1吸极接点沿着第1方向相距一定间隔配置,将第2源极接点与第2吸极接点沿着平行于第1方向之第2方向相距一定间隔配置,将接地线配置成至少与第1,第2吸极接点保持最小尺寸间隔,而且包括第1,第2源极之状态。15. 如申请专利范围第1,2,3,4,5,或6项之装置,其中以矽膜形成第1,第2驱动电晶体及第1,第2转换电晶体之闸极,而以与该矽膜不同之材质形成字线及接地线。16. 如申请专利范围第13项之装置,其中以矽膜形成第1,第2驱动电晶体及第1,第2转换电晶体之闸极,而以与该矽膜不同之材质形成字线及接地线。17. 如申请专利范围第14项之装置,其中以矽膜形成第1,第2驱动电晶体及第1,第2转换电晶体之闸极,而以与该矽膜不同之材质形成字线及接地线。18. 如申请专利范围第1,2,3,4,5,或6项之装置,其中将记忆体晶胞以邻接之记忆体晶胞之分界为轴配置成线对称状,将邻接之记忆体晶胞之第2转换电晶体之闸极形成为相同之第1形状,将邻接之记忆体晶胞之第2转换电晶体之闸极形成为相同之第2岛状。19. 如申请专利范围第13项之装置,其中将记忆体晶胞以邻接之记忆体晶胞之分界为轴配置成线对称状,将邻接之记忆体晶胞之第1转换电晶体之闸极形成为相同之第1岛状,将邻接之记忆体晶胞之第2转换电晶体之闸极形成为相同之第2岛状。20. 如申请专利范围第14项之装置,其中将记忆体晶胞以邻接之记忆体晶胞之分界为轴配置成线对称状,将邻接之记忆体晶胞之第1转换电晶体之闸极形成为相同之第1岛状,将邻接之记忆体晶胞之第2转换电晶体之闸极形成为相同之第2岛状。21. 一种半导体记忆装置之制造方法,该装置系由包括具有第1,第2驱动电晶体之正反器,及第1,第2转换电晶体之许多记忆体晶胞所构成,其特征为包括:形成第1,第2驱动电晶体及第1,第2转换电晶体之闸极之过程;以与闸极不同之配线层形成连接邻接之记忆体晶胞之第1转换电晶体之闸极间之第1字线,邻接之记忆体晶胞之第2转换电晶体之闸极间之第2字线;及连接第1,第2驱动电晶体之源极领域之接地线之过程。22. 如申请专利范围第21项之方法,其中又包括形成连接第1驱动电晶体及第1转换电晶体之吸极领域与第2驱动电晶体之闸极之第1吸极接点,及连接第2驱动电晶体及第2转换电晶体之吸极领域与第1驱动电晶体之闸极之第2吸极接点之过程,第1吸极接点具有将第2吸极接点侧之角部形成斜角而形成之第1斜角边,第2吸极接点具有将第1吸极接点侧之角部形成为斜角而形成之第2斜角边。23.如申请专利范围第21或22项之方法,其中又包括:形成连接第1驱动电晶体之源极领域与接地线之第1源极接点,及连接第2驱动电晶体之源极领域与接地线之第2源极接点之过程;及形成连接第1驱动电晶体及第1转换电晶体之吸极领域与第2驱动电晶体之闸极之第1吸极接点,及连接第2驱动电晶体及第2转换电晶体之吸极领域与第1驱动电晶体之闸极之第2吸极接点之过程,将第1源极接点与第1吸极接点沿着第1方向相距一定间隔配置,将第2源极接点与第2吸极接点沿着平行于第1方向之第2方向相距一定间隔配置,将接地线配置成至少与第1,第2吸极接点保持最小尺寸间隔,而且包括第1,第2源极接点之状态。图示简单说明:第1A-1C图为实施例1之记忆体晶胞之平面图;第2图为实施例1之记忆体晶胞之断面图;第3图为记忆体晶胞之阵列图;第4图为用来说明记忆体晶胞之阵列之方向之图;第5图为实施例1之记忆体晶胞之等效电路图;第6图为接地线与驱动电晶体之通道领域之关系之图;第7图为接地线与TFT(负载电晶体)之通道领域之关系之图;第8图为接地线与吸极接点之关系之图;第9图为使用TFT之闸极之连接方法之说明图;第10图为接地线与吸极接点与源极接点之关系之图;第11图为源极接点与驱动电晶体之闸极之关系之图;第12A-12C图为实施例2之记忆体晶胞之平面图;第13图为实施例2之记忆体晶胞之等效电路图;第14A-14C图为实施例3之记忆体晶胞之平面图;第15图为实施例3之记忆体晶胞之断面图;第16图为记忆体晶胞之阵列图;第17图为实施例3之记忆体晶胞之等效电路图;第18图为接地线与TFT之通道领域之关系之图;第19A-19C图为实施例4之记忆体晶胞之平面图;第20图为实施例4之记忆体晶胞之等效电路图;第21图为习用之记忆体晶胞之一实施例;第22图为习用之记忆体晶胞之其他实施例;第23图为习用之记忆体晶胞之其他实施例; |
