发明名称 半导体元件中的电晶体及其制法
摘要 本发明系关于半导体元件中的电晶体及其制法,使用一面其上形成厚厚的SOI(Silicon On Insulator)(绝缘体上的矽)层的晶圆,形成厚于通道和LDD(Lightly Doped Drain)区域的接面区域,降低接面区域本身的电阻,并提高驱动速度。
申请公布号 TW301034 申请公布日期 1997.03.21
申请号 TW085106813 申请日期 1996.06.06
申请人 现代电子工业股份有限公司 发明人 黄逴
分类号 H01L21/328 主分类号 H01L21/328
代理机构 代理人 陈惠蓉 台北巿松德路一七一号二楼
主权项 1. 一种半导体元件中的电晶体,系包含:一面具有矽基板,绝缘层和SOI层的晶圆,其中在该SOI层选定的部位上形成了一个沟槽;一层闸极氧化膜,形成在该沟槽内而露出该SOI层的侧面部位;一个闸极,形成在该闸极氧化膜上,并且在该闸极的两侧壁上具有空间子;LDD区域,形成在该空间子底下的该SOI层中;以及接面区域,形成在该LDD区域外侧的该SOI层中。2. 根据申请专利范围第1项之电晶体,其中该SOI层总共厚约3000至5000埃,而该沟槽底下残留的SOI层厚约500至1500埃。3. 根据申请专利范围第1项之电晶体,其中该绝缘层是由氧化膜和氮化膜中任何一种膜层形成的。4. 根据申请专利范围第1项之电晶体,其中该空间子形成后会稍稍远离该沟槽的侧壁。5. 根据申请专利范围第1项之电晶体,其中该空间子形成后会靠在该沟槽的侧壁上。6. 根据申请专利范围第1项之电晶体,其中该空间子形成后系超出该沟槽的侧壁之外。7. 一种在半导体元件中制造电晶体的方法,其步骤系包括:在一面SOI晶圆上的SOI层上形成一个沟槽;在该SOI晶圆的整个顶部连续形成闸极氧化膜和复晶矽层;连续制定该复晶矽层和该闸极氧化膜,而在沟槽内形成闸极;在SOI层露出的部位上植入低浓度的杂质离子,形成LDD区域;在该闸极的两侧壁上形成空间子;并且在SOI层露出的部位上植入高浓度的杂质离子,形成接面区域。8. 根据申请专利范围第7项之制造电晶体的方法,其中该SOI层的总厚度约为3000至5000埃,而该沟槽下残留的该SOI层厚约500至1500埃。9. 根据申请专利范围第7项之制造电晶体的方法,其中该绝缘层是由氧化膜和氮化膜中任何一种膜层形成的。10. 根据申请专利范围第7项之制造电晶体的方法,其中该空间子形成后会稍稍远离该沟槽的侧壁。11. 根据申请专利范围第7项之制造电晶体的方法,其中该空间子形成后会靠在该沟槽的侧壁上。12. 根据申请专利范围第7项之制造电晶体的方法,其中该空间子形成后会超出该沟槽的侧壁之外。图示简单说明:图1A和图1B的元件横剖面图,说明了在半导体元件中制造电晶体的传统方法。图2A至图2E的元件横剖面图,说明了本发明在半导体元件
地址 韩国