| 主权项 |
1.一种动态存储器，其特征在于包括：具有彼此配置成矩阵状的动态存储单元的子阵、分别沿芯片的互相垂直方向的第一边(X)和第二边(Y)分割成多个配置对分割成多组的动作进行控制的多个子阵列(11)；连接在上述各子阵列中同一行的存储单元，并分别平行上述存储芯片第一边形成的多条字线(WL1、WL2，WLi)；分别连接上述各子阵列中同一列存储单元，与相对上述存储芯片的第一边垂直的第二边平行形成的多条位线(BL1、BL2、BLi)；分别对从在上述各子阵列中分别选择的行的存储单元读出的电位进行读出放大的多个读出放大器(24)；分别对应上述各子阵列平行于上述位线形成的和用于传送对应子阵列的上述多个读出放大器中的被选择的列的读出放大器的数据的多条数据线(DQ1，DQ2，DQi)；分别与对应上述多个组中的各一个子阵列的多条数据线共同连接的、有选择地对上述多条数据线来的数据进行放大，并平行于上述存储器芯片的第二边配置的多条数据线缓冲器多路转换器(12)；分别对应连接上述多条数据线的缓冲器多路转换器，在比上述多条数据线缓冲器多路转换器更靠近上述存储芯片的第二边的位置上平行于上述第二边配置的多个数据输入/输出缓冲器(13)。 |
