| 主权项 |
1. 一种将积体电路元件晶圆整体平面化之方法,此晶圆表面配置许多结构,该结构在该表面上形成高低起伏特征,该方法包含下列步骤:沉积一填充层于该晶圆表面上以覆盖该结构;沉积一蚀刻罩幕层于该填充层上;在该蚀刻罩幕层中形成开口,以将该填充层欲蚀刻之区域暴露出来;蚀刻该填充层之该暴露区域,以提供一具有实质上较小之上凸特征的第二表面,此系相对于该晶圆表面上形成的该上凸特征而言;以及去除该第二表面的上凸特征,以提供一平面化晶圆表面。2. 如申请专利范围第1项之方法,其中该填充层具有一既定之蚀刻速率,而该蚀刻罩幕层的蚀刻速率比该既定之蚀刻速率实质上为低。3. 如申请专利范围第1项之方法,其中该填充层由一硼磷矽玻璃所组成。4. 如申请专利范围第1项之方法,其中该填充层沉积厚度至少约等于该结构之高度。5. 如申请专利范围第1项之方法,其中在蚀刻罩幕层形成开口的该步骤是将该蚀刻罩幕层进行化学机械打光,以产生自行调整的开口。6. 如申请专利范围第1项之方法,其中在蚀刻罩幕层形成开口的该步骤是利用平版印刷技术将该蚀刻罩幕层图型化而达成。7. 如申请专利范围第6项之方法,其中形成开口的该步骤并含在该开口边界上制造垫片的步骤,以减少该开口的宽度。8. 如申请专利范围第7项之方法,其中形成开口的该步骤并含沉积一第二蚀刻罩幕层于该图型化的蚀刻罩幕层上。9. 如申请专利范围第8项之方法,其中形成开口的该步骤并含蚀刻该第二蚀刻罩幕层,以在该开口的边界上产生该垫片。10. 如申请专利范围第9项之方法,其中蚀刻该第二蚀刻罩幕层的该步骤包含非等向性蚀刻。11. 如申请专利范围第10项之方法,其中蚀刻该填充层之该步骤包含等向性蚀刻。12. 如申请专利范围第1项之方法,其中该去除步骤包含将该上凹特征化学性机械式地打光,以产生一平面化晶圆表面。13. 如申请专利范围第1项之方法,其中该蚀刻步骤包含等向性蚀刻。14. 一种将整个积体电路元件晶圆表面平面化之方法,在该表面配置着许多形成高低起伏特征且彼此分离的结构,该方法包含下列步骤:沉积一填充层于该整个表面上,该填充层部分地填充该等结构间的空间;沉积一蚀刻罩幕层于该填充层上;在该蚀刻罩幕层中形成开口,以将该填充层要蚀刻的区域暴露出来;蚀刻该填充层之该暴露区域,以产生一新的表面,此新的表面之上凸特征比原先在该晶圆整个表面上形成之该上凸特征实质上为小;以及对该第二表面的该上凸特征进行打光,以产生一平面化晶圆表面。15. 如申请专利范围第14项之方法,其中在该蚀刻罩幕层中形成开口之该步骤包含对该蚀刻罩幕层进行化学性机械式地打光,以产生该蚀刻罩幕层中自行调整的开口。16. 如申请专利范围第14项之方法,其中该打光步骤包含化学性机械式地打光。17. 一种将整个积体电路元件晶圆表面平面化之方法,在该表面上配置许多形成高低起伏特征且彼此分离的结构,该方法包含下列步骤:沉积一填充层于该整个表面上,该填充层完全地填满该等结构间的空间;沉积一蚀刻罩幕层于该填充层上;在该蚀刻罩幕层中形成一既定宽度的开口,以将该填充层要蚀刻的区域暴露出来;蚀刻该填充层的该暴露区域,以产生一新的表面,此新的表面之上凸特征比原先在该晶圆整个表面之该上凸特征实质上为小;以及对该第二表面之该上凸特征进行化学性机械式地打光,以产生一平面化晶圆表面。18. 如申请专利范围第17项之方法,其中在该蚀刻罩幕层上形成开口之该步骤,包含将该蚀刻罩幕层图型化的步骤。19. 如申请专利范围第18项之方法,并含减少该开口之该既定宽度的步骤,藉着沉积一第二蚀刻罩幕层于该图型化蚀刻罩幕层上,并蚀刻该第二蚀刻罩幕层,以在该开口的边界上产生垫片而减少该开口之宽度。20. 如申请专利范围第19项之方法,其中蚀刻该第二蚀刻罩幕层的该步骤包含非等向性蚀刻,而蚀刻该填充层之该暴露区域的该步骤则包含等向性蚀刻。图示简单说明:图1示出一典型之积体电路元件晶圆一部份的剖面,其具有待平面化之次微米结构;图2所示为一填充层覆盖于图1结构后的情况;图3所示为一蚀刻罩幕层覆盖到填充层后之图2结构的情况;图4所示为在图3结构进行第一次CMP后的情况;图5所示为图4结构在进行填充层回蚀后的情况;图6所示为图5结构在对残余之蚀刻罩幕层进行乾式蚀刻后的情况;图7所示为图6结构在进行第二次CMP后之最后平面化形状;图8所示为另一个典型的积体电路元件晶圆,其有待平面化的部分剖面;图9所示为图8结构依据本发明第二实例进行平版印刷后的情况;图10所示为图9结构在制成垫片后的情况;以及 |
