| 主权项 |
1.一种积体电路,其包含场可程式闸阵列(FPGA),其中含有可程式单元(PFU),其包含:产生不同功能的第一与第二可程式元件,分别包含第一与第二RAM细胞(102,108)来回应于配置位元流;及一可程式切换装置(114),其回应于配置位元流来提供RAM细胞间的位元层次连结,如此,几个RAM细胞集合起来提供一多埠的RAM细胞。2.根据申请专利范围第1项之积体电路,其中第一与第二可程式元件包含在一或多个查看表(LUTs)(202,204)中。3.根据申请专利范围第1项之积体电路,其中第一与第二可程式元件包含在一个PFU中。4.根据申请专利范围第1项之积体电路,其中第一与第二可程式元件包含在相邻的PFU中。5.根据申请专利范围第1项之积体电路,其中第一与第二RAM细胞分别连结到第一与第二读/写埠(104,110),藉之提供多埠RAM细胞最少有两个读/写埠。6.一种程式与操作一包含数个可程式功能单元(PFUs)及一可程式连结网路之场可程式闸阵列(FPGA)之方法,包含的步骤有:送出一配置位元流到FPGA来指示第一PFU动作像第一组RAM细胞(102)的连结到第一读/写埠(104),及像第二组RAM细胞(108)的连结到第二读/写埠(110),及来指示第一PFU中的切换装置(114)来提供RAM细胞对之间位元层次的连结,如此每个RAM细胞是一连结对之一份子,每个连结对包含在第一组RAM细胞中的一个RAM细胞以及在第二组RAM细胞中的一个RAM细胞,其中每个连结细胞对提供一可被第一与第二读/写埠同时存取的双埠RAM细胞;经第一读/写埠写入资料到最少一个双埠RAM细胞;及经第二读/写埠从最少一个双埠RAM细胞处读取资料。7. 根据申请专利范围第6项之方法,其包含:经第一读/写埠从最少一个双埠RAM细胞处读取资料;及经第二读/写埠写入资料到最少一个双埠RAM细胞。8. 根据申请专利范围第7项之方法,其包含:经第一读/写埠写入资料到最少一个双埠RAM细胞;及同时经第二读/写埠从最少一个双埠RAM细胞处读取资料。图示简单说明:图1是一简化的概要图表,一般性地说明本发明之具体实例,图2是一简化的概要图表,根据本发明之另一具体实例说明两个16x1的单埠RAM如何转换成一16x1的双埠RAM,图3是一简化的电路图,说明图2中某些元件的具体实例,图4是一简化的概要图表,根据本发明之另一具体实例说明两个16x2的单埠RAM如何转换成一个16x2的双埠RAM;图5是一简化的概要图表,根据本发明之另一具体实例说明一个16x2的单埠RAM与一个32x1单埠RAM如何转换成一个双埠RAM,以及图6是一简化的概要图表,根据本发明之另一具体实例说 |
