有用改进位线预充电系统的分层位线结构的半导体存储器

摘要

一种半导体存储器件，包含一个主位线对(MBL，/MBL)、多个子位线对(SBL，/SBL)、多个选择晶体管对(Qs，/Qs)、多个字线(WL)、多个存储单元(MC)以及多个第一预充电电路(PRL，Qp，/Qp)。各子位线沿主位线对排列成直线。选择晶体管连接在主位线对和相应的子位线对之间且根据规定的选择信号导通。字线排列成与各子位线相交。每一存储单元置于各子位线与字线的交点且连接到相应的子位线和字线。第一预充电电路对应于子位线对设置。

主权项

1.一种半导体存储器件，它包括：一个主位线对(MBL，/MBL)；多个沿上述主位线对排列的子位线对(SBL，/SBL)；多个对应于上述多个子位线对而提供的选择晶体管对(Qs，/Qs)，每个晶体管连接在上述主位线对和相应的子位线对之间并根据规定的选择信号而导通；多个排列成与上述多个子位线对相交的字线(WL)；多个对应于上述多个子位线对的各个子位线和上述多个字线之间的交点而提供的存储单元(MC)，每个存储单元连接到相应的子位线和相应的字线；以及用来使上述多个子位线对直接预充电到规定的预充电电位的预充电装置(PRL，Qp，/Qp)。