PMOS只读存储器地址线解码装置

摘要

本发明涉及一种PMOS只读存储器地址线解码装置，主要是在位于存储区域两侧的各字线间的间隙内分别形成PMOS存储区域，经选择性写码步骤，使植入的特定区域转变为通路，由此构成地址线解码电路，能够大幅减少外围逻辑门与缩小占用面积，在正常情况下，是通过一使能信号使存储器所有字线均放电为低电平，仅在读取时，通过地址线解码电路解码，使特定字线为高电平，由此解决接面击穿问题。

主权项

1、一种PMOS只读存储器地址线解码装置，其特征在于包括：两组分别位于存储区域两侧的解码区域，所述解码区域是以阵列结构形成数个PMOS晶体管，并通过离子植入使特定位置的晶体管导通，以合成出地址解码线路，而在PMOS通道区域植入P型码，可避免接面击穿漏电；在所述各解码区域的内、外侧位置分别形成有对应于存储区域各字线位置的接地晶体管与电源晶体管，所述各接地晶体管及电源晶体管的栅极与一使能信号连接，利用所述使能信号的高低电平变化，使所述存储区各字线在未动作时，均呈低电平状态，而在欲进行读取时，经所述解码区域送入一高电平信号至选定的所述字线，以确实防止漏电。