| 发明名称 |
LOGICAL SYNTHESIS METHOD, SEMICONDUCTOR INTEGRATED CIRCUIT AND ARITHMETIC CIRCUIT |
| 摘要 |
|
| 申请公布号 |
JPH0950462(A) |
申请公布日期 |
1997.02.18 |
| 申请号 |
JP19960108998 |
申请日期 |
1996.04.30 |
| 申请人 |
MATSUSHITA ELECTRIC IND CO LTD |
发明人 |
OBARA KAZUTAKA |
| 分类号 |
H01L21/82;G06F17/50;(IPC1-7):G06F17/50 |
主分类号 |
H01L21/82 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
