| 主权项 |
1. 一种半导体装置,其包含有:复数个导电构件,其被形成在一半导体基体之一第一区域之上并且具有指定的厚度;以及一氧化矽膜,其被形成在其上形成有该导电构件的该第一区域上、在该包围住该第一区域的该半导体基体之一第二区域上,以及在该包围住该第二区域的该半导体基体之一第三区域上;该氧化矽膜之厚度在该第二区域中系成比例于离开于该第一区域的距离而逐渐变小,该氧化矽膜被平面化于该第三区域中,以及在该第三区域中的该氧化矽膜之厚度至少为该指定厚度的50%。2.如申请专利范围第1项之半导体装置,其中,该氧化矽膜系藉采用一由含矽原子的气体和过氧化氢所组成的气体混合物而被形成。3. 一种半导体装置,其包含有:一半导体基体;一绝缘膜,其被形成在该基体上;复数条线路,其被形成为在该绝缘膜上以一预定距离而分离并且具有一指定的厚度;以及一氧化矽膜,其被连续地形成在其上形成有该线路的该绝缘膜之一第一区域上、在包围住该第一区域的该绝缘膜之一第二区域上,以及在包围住该第二区域的该绝缘膜之一第三区域上;该氧化矽膜之厚度在该第二区域中系成比例于离开于该第一区域的距离而逐渐变小,该氧化矽膜被平面化于该第三区域中,以及在该第三区域中的该氧化矽膜之厚度至少为该指定厚度的50%。4.如申请专利范围第3项之半导体装置,其中,该氧化矽膜系藉采用一由含矽原子的气体和过氧化氢所组成的气体混合物而被形成。5. 一种半导体装置,其包含有:一半导体基体;一绝缘膜,其被形成在该基体上;复数个电容器,其包含一具有一被形成在该绝缘膜上的预定位阶高度的不均匀单体极板;以及一第一氧化矽膜,其被连续地形成在其上形成有该电容器的该绝缘膜之一第一区域上、在包围住该第一区域的该绝缘膜之一第二区域上,以及在包围住该第二区域的该绝缘膜之一第三区域上;该第一氧化矽膜之厚度在该第二区域中系成比例于离开于该第一区域的距离而逐渐变小,该第一氧化矽膜被平面化于该第三区域中,以及在该第三区域中的该第一氧化矽膜之厚度至少为该单体极板之该位阶高度的50%。6.如申请专利范围第5项之半导体装置,其中,该第一氧化矽膜系藉采用一由含矽原子的气体和过氧化氢所组成的气体混合物而被形成。7. 一种半导体装置,其包含有:一半导体基体;一绝缘膜,其被形成在该基体上;复数条一记忆单体阵列之位元线线路,其被形成在该绝缘膜上并且具有一指定的位阶厚度;以及一第一氧化矽膜,其被连续地形成在其上形成有该位元线线路的该绝缘膜之一第一区域上、在包围住该第一区域的该绝缘膜之一第二区域上,以及在包围住该第二区域的该绝缘膜之一第三区域上;该第一氧化矽膜之厚度在该第二区域中系成比例于离开于该第一区域的距离而逐渐变小,该第一氧化矽膜被平面化于该第三区域中,以及在该第三区域中的该第一氧化矽膜之厚度至少为该位元线线路之该位阶高度的50%。8. 如申请专利范围第7项之半导体装置,其包含有:复数个电容器,其含有一具有一被形成在该第一区域中的该第一氧化矽膜上的预定位阶高度的不均匀单体极板;以及一第二氧化矽膜,其被连续地形成在该电容器之上以及在该绝缘膜之该第一、第二和第三区域之上;该第二氧化矽膜之厚度在该第二区域中系成比例于离开于该第一区域的该距离而逐渐变小,该第二氧化矽膜被平面化于该第三区域中,以及在该第三区域中的该第二氧化矽膜之厚度至少为该单体极板之该位阶高度的50%。9. 如申请专利范围第8项之半导体装置,其包含有:复数条线路,其被形成在该第一区域中的该第二氧化矽膜之上并且具有一指定的厚度;以及一第三氧化矽膜,其被连续地形成在该线路之上以及在该绝缘膜之该第一、第二和第三区域之上;该第三氧化矽膜之厚度在该第二区域中系成比例于离开于该第一区域的该距离而逐渐变小,该第三氧化矽膜被平面化于该第三区域中,以及在该第三区域中的该第三氧化矽膜之厚度至少为该指定厚度的50%。10.如申请专利范围第9项之半导体装置,其中,该第一、第二和第三氧化矽膜系藉采用一由含矽原子的气体和过氧化氢所组成的气体混合物而被形成。11.如申请专利范围第9项之半导体装置,其中,该第一、第二和第三氧化矽膜中至少之一在该第三区域中的厚度至少分别地为该指定的位阶厚度、该预定的位阶高度和该指定的厚度的一半。12. 一种半导体装置之制造方法,其包含有:在一半导体基体之一第一区域上形成复数条具有指定厚度的线路;以及藉化学汽相沈积法采用一由含矽原子的气体和过氧化氢所组成的气体混合物,在该半导体基体之该第一区域上、在包围住该第一区域的该半导体基体之一第二区域上,以及在包围住该第二区域的该半导体基体之一第三区域上形成一氧化矽膜,该氧化矽膜之厚度在该第二区域中系成比例于离开于该第一区域的距离而逐渐变小,该氧化矽膜被平面化于该第三区域中,以及在该第三区域中的该氧化矽膜之厚度至少为该线路之该厚度的50%。13.如申请专利范围第12项之半导体装置之制造方法,其中,该气体混合物系由矽甲烷和过氧化氢所组成。14.如申请专利范围第12项之半导体装置之制造方法,其中,该气体混合物系由乙矽烷和过氧化氢所组成。15.如申请专利范围第12项之半导体装置之制造方法,其中,该气体混合物系由一包含一有机基和一烷基之一的有机矽化合物和过氧化氢所组成。16.如申请专利范围第15项之半导体装置之制造方法,其中,该有机矽化合物为四乙基正矽酸盐。17. 一种半导体装置之制造方法,其包含有:在一半导体基体上形成一绝缘层;在该绝缘层之一第一区域上形成复数条具有指定位阶厚度的位元线;以及藉化学汽相沈积法采用一由含矽原子的气体和过氧化氢所组成的气体混合物,在该半导体基体和该位元线上的该第一区域上、在包围住该第一区域的该半导体基体之一第二区域上,以及在包围住该第二区域的该半导体基体之一第三区域上形成一第一氧化矽膜;该第一氧化矽膜之厚度在该第二区域中系成比例于离开于该第一区域的距离而逐渐变小,该第一氧化矽膜被平面化于该第三区域,以及在该第三区域中的该第一氧化矽膜之厚度至少为该指定厚度的50%。18.如申请专利范围第17项之半导体装置之制造方法,其包含有:在该半导体基体之该第一区域中的该第一氧化矽膜上形成复数个电容器,每个该电容器含有一具有预定位阶高度的不均匀单体极板;以及藉化学汽相沈积法采用该气体混合物,在该电容器上以及在该半导体基体之该第一、第二和第三区域上形成一第二氧化矽膜;该第二氧化矽膜之厚度在该第二区域中系成比例于离开于该第一区域的该距离而逐渐变小,该第二氧化矽膜被平面化于该第三区域中,以及在该第三区域中的该第二氧化矽膜之厚度[小于和]至少为该位阶高度之50%。19.如申请专利范围第18项之半导体装置之制造方法,其包含有:在该半导体基体之该第一区域中的该第二氧化矽膜(522)上形成复数条具有指定厚度的线路(523);以及藉化学汽相沈积法采用该气体混合物,在该线路上以及在该半导体基体之该第一、第二和第三区域上形成一第三氧化矽膜(524);该第三氧化矽膜之厚度在该第二区域中系成比例于离开于该第一区域的该距离而逐渐变小,该第三氧化矽膜被平面化于该第三区域中,以及在该第三区域中的该第三氧化矽膜之厚度至少为该指定厚度的50%。20.如申请专利范围第19项之半导体装置之制造方法,其包含有:将在第三区域中的该第一、第二和第三氧化矽膜之至少之一分别地形成为至少为该指定的位阶厚度、该预定的位阶高度和该指定的厚度的一半。图示简单说明:图1为显示本发明之半导体装置的剖面图。图2(a)和2(b)为显示本发明之半导体装置之制造方法的剖面图。图3为显示本发明之半导体装置之制造方法的剖面图。图4(a)和4(b)为显示用来建立本发明之半导体装置之制造状况之样品的剖面图。图5(a)和5(b)为显示用来建立本发明之半导体装置之制造状况之样品的剖面图。图6为显示本发明之DRAM的方块图。图7为显示本发明之DRAM之记忆单体阵列区的电路图。图8为显示本发明之DRAM的剖面图。图9(a)至9(j)为显示本发明之DRAM之运作的时间图。图10(a)和10(b)为显示本发明之DRAM之制造方法的剖面图。图11(a)和10(b)为显示本发明之DRAM之制造方的剖面图。图12为显示本发明之DRAM之制造方法的剖面图。图13为显示本发明之DRAM之制造方法的剖面图。图14为显示本发明之DRAM之制造方法的剖面图。图15为显示本发明之DRAM之制造方法的剖面图。图16为显示先前技艺之半导体装置的剖面图。 |
