| 主权项 |
1. 一种相位解调器,其具备有:取样装置,用于对波形整形为2进位脉冲信号之相位调变信号之逻辑値进行周期性地取样据以产生序列号串列;序列/并列转换装置,用于将上述序列码串列依每一特定区间转换成特定位元长度之并列码串列;码解析装置,依据上述并列码串列之时系列上之逻辑图型变位以逻辑方式检测相位差资讯;及资讯判断装置,依据该码解析装置之输出来产生解调资料。2. 如申请专利范围第1项之相位解调器,其中具有移位暂存器用于将波形整形为2进位脉冲信号之相位调变信号之逻辑値以和特定周期之取样时钟信号同步方式作序列移位传送,藉由该移位暂存器形成上述取样装置和序列/并列转换装置者。3. 如申请专利范围第1项之相位解调器具有时钟产生电路用以输出,相对于相位调变信号之载波周期具不同周期,且相对于该载波周期具整数比关系之周期的上述取样时钟信号;以和该时钟产生电路所输出之上述取样时钟信号同步方式来进行上述相位调变信号之逻辑値之取样者。4. 如申请专利范围第2项之相位解调器具有:相位调变信号共同输入之多个上述移位暂存器;对上述各移位暂存器分别分配互为同一周期而相位为不同之上述取样时钟信号的多相时钟产生电路;及依据分别从上述各移位暂存器取出之并列码串列之时系列上之逻辑图型变位,以逻辑方式检测相位差资讯的码解析装置。5. 如申请专利范围第3项之相位解调器具有分频电路用于相位调变信号分割成1/2频率,并进行相对于该1/2频率之相位调变信号之逻辑値之取样和序列/并列转换之处理。6. 如申请专利范围第4项之相位解调器具有分频电路用于相位调变信号分割成1/2频率,并进行相对于该1/2频率之相位调变信号之逻辑値之取样和序列/并列转换之处理。7. 如申请专利范围第4项之相位解调器具有分频电路用于将相位调变信号分割成1/m(m为2以上之整数)频率,将该1/m频率之相位调变信号之各周期各分割成m区间,依每一分割区间进逻辑値之取样和序列/并列转换之处理。8. 如申请专利范围第3项之相位解调器用于控制相位调变信号之取样时序的上述取样时钟信号产生电路系具有:将相位调变信号之载波频率分割成1/N(N为2以上之整数)频率的分频电路;及用于将电压控制振荡器之振荡频率分别成1/M(M为不同于N之2以上之整数)频率的分频电路;及对上述电压控制振荡器之振荡频率进行反馈控制俾使1/N频率信号和1/M频率信号之相位一致的相位控制环路;并取出上述电压控制振荡器之振荡输出信号作为上述取样时钟信号者。9. 如申请专利范围第6项之相位解调器用于控制相位调变信号之取样时序的上述取样时钟信号产生电路系具有:将基本时钟信号分割成1/K(K为2以上之整数)频率的分频电路;及使1/K频率之时钟信号和上述基本时钟信号同步地能行序列移位传送的K段移位暂存器;并从该K段移位暂存器之各移位段并列地取出相位互异之K相时钟信号者。图示简单说明:图1:本发明之技术所适用之相位解调器之第1实施例之重要部分之方块图。图2:本发明第2实施例之重要部分之方块图。图3:图2所示相位资料检测部之具体构成例之电路图。图4:图3之输入信号之相位和取样位置之关系之波形图。图5:相对于输入信号之取样点之位置图。图6:相对于输入信号之移位暂存器之输出例之图表。图7:本发明第3实施例之重要部分之方块图。图8:图7之输入信号之相位和取样位置之关系之波形图。图9:相对于输入信号之取样点之位置示意图。图10:相对于输入信号之移位暂存器之输出例之图表。图11:将图10所示位元图型以另一图型记号取替之图表。图12:本发明第4实施例之重要部分之方块图。图13:图12之输入信号之相位和取样位置之关系之波形图。图14:相对于输入信号之取样点之位置示意图。图15:第1区间取得之取样资料之状态之图表。图16:第2区间取得之取样资料之状态之图表。图17:第1.2之各区间取得之取样资料转换成10进位之图表。图18:本发明第5实施例之重要部分之方块图。图19:时钟产生电路之第1实施例之示意图。图20:时钟产生电路之第2实施例之示意图。 |
