ELECTRICALLY ERASABLE PROGRAMMABLE ROM MEMORY CELL ARRAY AND A METHOD OF PRODUCING THE SAME

摘要

Eine elektrisch schreib- und löschbare Festwertspeicherzellenanordnung umfaßt Speicherzellen mit jeweils einem MOS-Transistor mit einem floatenden Gate (6'). Die MOS-Transistoren sind in parallel verlaufenden Zeilen angeordnet. Benachbarte Zeilen verlaufen dabei jeweils abwechselnd am Boden von Längsgräben (4) und zwischen benachbarten Längsgräben (4). Durch selbstjustierende Prozeßschritte wird ein Flächenbedarf pro Speicherzelle von 2F2 (F: minimale Strukturgröße) erreicht.